[发明专利]增强空穴迁移率的器件和方法

说明书

技术领域

本发明的实施例提供用于增强空穴迁移率的器件、方法等。

背景技术

在(110)晶体取向的衬底上形成p型场效应晶体管(pFET)将倍增空穴迁移率。然而，如果在(110)晶体取向的衬底上形成n型场效应晶体管(nFET)则将使电子迁移率降低同样多。因此，通常需要混合取向的衬底以便通过在(110)晶体取向平面上形成pFET而在(100)晶体取向平面上形成nFET来获得总体性能收益。为了获得混合取向的衬底，可以将(100)晶体取向的晶片与(110)晶体取向的晶片结合在一起。这一方式将很有可能比当前(100)晶体取向的绝缘体上硅(SOI)更昂贵，因为当前(100)晶体取向的绝缘体上硅(SOI)是可以通过结合两个(100)晶体取向的晶片或者通过注氧隔离(SIMOX)技术来形成的。

发明内容

本发明的实施例提供用于增强空穴迁移率的器件、方法等。更具体而言，一种半导体器件包括在第一硅层之上的氧化物层和在氧化物层之上的第二硅层，其中氧化物层在第一硅层与第二硅层之间。第一硅层和第二硅层包括相同的晶体取向。在第一硅层上提供如下区域，其中该区域接触氧化物层、第一硅层和第二硅层。该区域包括间隔物、浅沟槽隔离区或场氧化物区。

该器件还包括在第一硅层上的渐变锗层，其中渐变锗层接触该区域和第一硅层而不接触氧化物层。渐变锗层的下部包括比渐变锗层的上部更高的锗浓度，其中渐变锗层的顶表面不含锗。

此外，nFET在第二硅层之上而pFET在渐变锗层之上，其中氧化物层仅在nFET之下而不在pFET之下。nFET和pFET在同一平面上。

该器件也可以包括在渐变锗层之上的第三硅层，其中pFET在第三硅层之上。由此，第三硅层在渐变锗层与pFET之间。第三硅层包括应变假晶硅(pseudomorphic silicon)。

也提供一种方法，包括在第一硅层之上形成氧化物层而在氧化物层之上形成第二硅层，使得氧化物层在第一硅层与第二硅层之间。第二硅层也形成为使得第二硅层和第一硅层包括相同的晶体取向。接着，去除第二硅层的部分和氧化物层的部分以留下第一硅层的暴露区域。

此后，在第一硅层的暴露区域上形成如下区域，使得该区域接触氧化物层、第一硅层和第二硅层。该区域包括间隔物、浅沟槽隔离区或者场氧化物区。

该方法然后在第一硅层的暴露区域上形成渐变锗层，使得渐变锗层接触该区域和第一硅层。另外，渐变锗层形成为使得渐变锗层的下部包括比渐变锗层的上部更高的锗浓度，以及使得渐变锗层的顶表面不含锗。

随后，在第二硅层之上形成nFET而在渐变锗层之上形成pFET，使得氧化物层仅在nFET之下而不在pFET之下。nFET和pFET形成于同一平面上。该方法也可以包括在渐变锗层之上形成第三硅层，使得第三硅层包括应变假晶硅。

因而，本发明的实施例在锗上硅(silicon on germanium)上构造了pFET而在SOI衬底上构造了nFET。这样做将带来使用(100)晶体取向的SOI衬底的益处、增强pFET载流子迁移率的益处以及保持SOI对nFET的益处。

当结合以下描述和附图来考虑时将更好地认识和理解本发明实施例的这些以及其它方面。然而应当理解，如下描述尽管指出了本发明的优选实施例及其许多具体细节，但是通过举例而不是限制的方式来给出的。在不脱离本发明精神的情况下可以在本发明实施例的范围内进行许多变化和修改，而本发明的实施例包括所有这样的修改。

附图说明

参照附图从以下具体描述中将更好地理解本发明的实施例，在附图中：

图1图示了第一硅层与第二硅层之间的氧化物层的图；

图2图示了第一硅层的暴露区域的图；

图3图示了第一硅层的暴露区域上的区域的图；

图4图示了第一硅层的暴露区域上的渐变锗层的图；

图5图示了渐变锗层的暴露区域上的第三硅层的图；

图6A图示了焊盘(pad)氧化物层、焊盘氮化物层和抗蚀剂的图；

图6B图示了间隙的图；

图6C图示了浅沟槽/场氧化物区的图；

图6D图示了邻近浅沟槽/场氧化物区的FET的图；以及

图7图示了增强空穴迁移率的方法的流程图。

具体实施方式