[发明专利]电荷泵电路

说明书

技术领域

本发明涉及由低的电压产生高的电压的电荷泵电路(Charge PumpCircuit)，尤其涉及一种具备降压电路的电荷泵电路。

背景技术

例如，在EEPROM(Electrically Programmable Read Only Memory)等非易失性半导体存储装置中，需要向存储器单元供给比电源电压高的正的高电压(或者负的高电压)。在这种需要高电压的情况下，广泛采用了将电荷泵电路内置于装置的方法。

图3是现有例所涉及的电荷泵电路的电路图。该电荷泵电路使输入到输入端子IN的输入电压Vin(＝VCC)升压，从输出端子OUT输出高电压HV作为输出电压Vout。在输入端子IN与输出端子OUT之间串联连接有使栅极和漏极短路的N沟道型电荷传输MOS晶体管To～T_M(M为任意值)。将各电荷传输MOS晶体管To～T_M的连接点设为节点A～X。

各节点A～X与电容元件C₁～C_M一方的端子连接。电容元件C₁～C_M的另一方端子被交替施加第一时钟信号CLK及第二时钟信号^*CLK(与第一时钟信号反相的信号)。

在上述构成中，如果输入端子IN被施加电源电压VCC，电容元件C₁～C_M被施加第一及第二时钟信号CLK、^*CLK，则可以从最终级的MOS晶体管T_M的源极(输出端子OUT)得到比输入电压VCC高的高电压HV作为输出电压Vout。如果将电荷泵电路的级数设为M，则可以由HV＝(M+1)×VCC来表示。其中，忽略了电荷传输元件MOS晶体管To～T_M的电压损耗。

而且，电荷泵电路的输出端子OUT与降压电路100连接。降压电路100是用于在通过使第一及第二时钟信号CLK、^*CLK停止而使得电荷泵电路的升压动作结束之后，使在输出端子OUT产生的高电压(HV)降压为电源电压VCC电平的电路。

与本发明相关联的技术例如记载于以下的专利文献中。

专利文献1：特开2006-229755号公报

在上述的电荷泵电路中，如果使升压动作结束，则由于电流的路径关闭，所以，在各节点A～X中电荷会残留某一程度。该残留电荷会随着时间的流逝而被自然放电。不过，可以判断因为该残留电荷主要会引起以下两点问题。

对第一问题进行说明。在残留电荷大的情况下，难以自然放电。而且，节点A～X的残留电荷大意味着电容元件C₁～C_M及各电荷传输MOS晶体管To～T_M产生了高电压的负载。在电荷泵电路中，由于越靠后级越升压为高的电压，所以，可以认为尤其是对后级的元件而言，高电压的负载大。因此，存在着电容元件C₁～C_M及各电荷传输MOS晶体管To～T_M因残留电荷而劣化的问题。

对第二问题进行说明。有时存在着暂时使电荷泵电路的升压动作结束，之后立即开始动作的情况。例如发生了瞬间停电的情况等。在这种情况下，来不及发生上述自然放电，残留电荷不会向外部逃逸。于是，电荷泵电路的动作在未被初始化的不稳定状态下开始。并且，作为其结果，电荷泵电路会发生误动作，存在着无法输出所期望电平的高电压的问题。

另外，这些问题不限于上述的使输入电压升压的电荷泵电路，在对输入电压进行降压的电荷泵电路中也同样会产生。

发明内容

本发明的主要目的在于，提供一种可以解决因残留电荷而使得构成电荷泵电路的元件(电容元件或电荷传输元件)劣化的问题、及残留电荷引起的误动作的问题的电荷泵电路。

本发明是鉴于上述课题而提出的发明，其主要特征如下所述。即，本发明的电荷泵电路具备：在输入端子与输出端子之间串联连接的多个电荷传输元件；一方的端子与所述多个电荷传输元件的连接点分别连接，另一方的端子被施加时钟信号的多个电容元件；在所述时钟信号的施加停止时，使所述输出端子的电压降压的降压电路；和连接在所述连接点与所述输出端子之间的降压用整流元件。

而且，对于本发明的电荷泵电路而言，所述降压电路具备：根据控制信号而导通或截止的第一晶体管；和与所述第一晶体管串联连接，在从所述输出端子的电压降低到规定的电压时截止的第二晶体管。

(发明效果)