[发明专利]电平变换电路

权利要求书

1.一种电平变换电路，其特征在于，包括：

高电位侧电平变换部，连接在第1高电压电源与第1低电压电源之间，变换输入信号的高电位侧的电压；

低电位侧电平变换部，连接在电压比上述第1高电压电源低的第2高电压电源与电压比上述第1低电压电源低的第2低电压电源之间，变换输入信号的低电位侧的电压；以及

输出部，被输入上述高电位侧电平变换部的输出和上述低电位侧电平变换部的输出，输出上述第1高电压电源的电压电平和上述第2低电压电源的电压电平。

2.如权利要求1所述的电平变换电路，其特征在于：

还包括对上述输出部的输入端输入上述第1低电压电源的输入部。

3.如权利要求1所述的电平变换电路，其特征在于：

还包括对上述输出部的输入端输入基于输入信号的信号的输入部。

4.如权利要求1所述的电平变换电路，其特征在于：

上述输出部具备第1导电型的第1MIS晶体管和第2导电型的第2MIS晶体管，上述第1MIS晶体管和上述第2MIS晶体管的电流路径串联地连接，上述第1MIS晶体管和上述第2MIS晶体管的控制端子共同地连接在上述输出部的输入端上，上述第1MIS晶体管和上述第2MIS晶体管的电流路径的共同节点连接在上述输出部的输出端上，上述第1MIS晶体管的衬底电极连接在上述第1MIS晶体管的电流路径的另一端上，上述第2MIS晶体管的衬底电极连接在上述第2MIS晶体管的电流路径的另一端上。

5.如权利要求1所述的电平变换电路，其特征在于：

上述高电位侧电平变换部包括：

电流路径串联地连接在上述第1高电压电源与上述第1低电压电源之间的第1导电型的第1晶体管和第2导电型的第2晶体管；以及

电流路径串联地连接在上述第1高电压电源与上述第1低电压电源之间的第1导电型的第3晶体管和第2导电型的第4晶体管，其中

上述第1晶体管的控制端子连接在上述第3、第4晶体管的电流路径上，上述第3晶体管的控制端子连接在上述第1、第2晶体管的电流路径上。

6.如权利要求1所述的电平变换电路，其特征在于：

上述低电位侧电平变换部包括：

第1导电型的第1晶体管和第2导电型的第2晶体管，其电流路径串联地连接在上述第2高电压电源与上述第2低电压电源之间；以及

第1导电型的第3晶体管和第2导电型的第4晶体管，其电流路径串联地连接在上述第2高电压电源与上述第2低电压电源之间，其中

上述第4晶体管的控制端子连接在上述第1、第2晶体管的电流路径上，上述第2晶体管的控制端子连接在上述第3、第4晶体管的电流路径上。

7.如权利要求2所述的电平变换电路，其特征在于：

上述输入部包括电流路径串联地连接在上述第2高电压电源与上述第1低电压电源之间的第1导电型的第1晶体管和第2导电型的第2晶体管。

8.如权利要求3所述的电平变换电路，其特征在于：

上述输入部包括电流路径串联地连接在上述第2高电压电源与上述第1低电压电源之间的第1导电型的第1晶体管和第2导电型的第2晶体管。

9.如权利要求1所述的电平变换电路，其特征在于：

上述第1MIS晶体管和第2MIS晶体管中的一个根据正/负输入逻辑被导通，另一个被截止。

10.一种电平变换电路，其特征在于，包括：

高电位侧电平变换部，连接在第1高电压电源与第1低电压电源之间，变换输入信号的高电位侧的电压；

低电位侧电平变换部，连接在电压比上述第1高电压电源低的第2高电压电源与电压比上述第1低电压电源低的第2低电压电源之间，变换输入信号的低电位侧的电压；

第1负载减轻部，根据上述高电位侧电平变换部的输出，输出上述第1高电压电源的电压电平或上述第1低电压电源的电压电平；

第2负载减轻部，根据上述低电位侧电平变换部的输出，输出上述第2高电压电源的电压电平或上述第2低电压电源的电压电平；以及

输出部，被输入上述第1负载减轻部的输出和上述第2负载减轻部的输出，输出上述第1高电压电源的电压电平和上述第2低电压电源的电压电平。