[发明专利]纠错装置和纠错方法

权利要求书

1.一种纠错装置，其特征在于，包括：

第一处理部分(23，24)，其被配置为，在接收了作为接收到的比特序列的、已经被以将纠错码连接到低密度奇偶校验(LDPC)码的外侧的形式进行了用于纠错的编码的信息比特序列之后，对所述接收的比特序列进行LDPC解码，并且对受到所述LDPC解码的所述接收的比特序列进行对应于所述纠错码的纠错；以及

第二处理部分(25到27)，其被配置为，当所述第一处理部分(23，24)不能进行对应于所述纠错码的纠错时，在检测到来自所述受到LDPC解码的接收的比特序列的比特之后，反转具有低可靠性的比特，并且对具有所述反转的比特的所述接收的比特序列进行对应于所述纠错码的纠错。

2.根据权利要求1所述的纠错装置，其特征在于，

所述第二处理部分(25到27)被配置为，当所述第一处理部分(23，24)不能进行对应于所述纠错码的纠错时，基于在所述LDPC解码过程中获得的信息，从所述受到LDPC解码的接收的比特序列检测具有低可靠性的比特。

3.根据权利要求2所述的纠错装置，其特征在于，

所述第二处理部分(25到27)被配置为，

基于在所述LDPC解码过程中获得的奇偶错误信息来检测检查矩阵中的具有错误比特的行，并且

基于在所述LDPC解码过程中获得的指示似然的信息来识别所述检测的行中具有低可靠性的比特。

4.根据权利要求3所述的纠错装置，其特征在于，

所述第二处理部分(25到27)被配置为，从基于所述奇偶错误信息检测到的行中以似然的升序提取预定数目的比特，以及反转所述提取的比特中的一个，以对所述比特进行对应于所述纠错码的纠错，以及当不能进行此纠错时，则反转所述提取的比特中的另一个比特，以对所述比特进行对应于所述纠错码的纠错。

5.根据权利要求3所述的纠错装置，其特征在于，

所述第二处理部分(25到27)被配置为，从基于所述奇偶错误信息检测到的多行中的每行中提取具有最低似然的一个比特，并且当在其它行中也提取出所述比特时，反转所述提取的比特。

6.根据权利要求1所述的纠错装置，其特征在于，

所述第一处理部分(23，24)包括：

LDPC解码单元(23)，其被配置为，在接收了作为所述接收到的比特序列的、已经被以将所述纠错码连接到所述LDPC码的外侧的形式进行了用于纠错的编码的所述信息比特序列之后，对所述接收的比特序列进行所述LDPC解码；并且

第一纠错单元(24)被配置为对在所述LDPC解码单元(23)中受到所述LDPC解码的所述接收的比特序列进行对应于所述纠错码的纠错；以及

所述第二处理部分(25到27)包括：

检测单元(25)，其被配置为，当所述第一纠错单元(24)不能进行所述纠错时，检测来自所述受到LDPC解码的接收的比特序列的具有低可靠性的比特；

反转单元(26)，其被配置为反转在所述检测单元(25)中检测到的所述比特；以及

第二纠错单元(27)，其被配置为对包含了由所述反转单元(26)进行了反转的比特的所述接收的比特序列进行对应于所述纠错码的纠错。

7.一种信息再生装置，其特征在于，包括：

接收单元(13)，其被配置为接收已经被以将纠错码连接到LDPC码的外侧的形式进行了用于纠错的编码的信息比特序列；

LDPC解码单元(23)，其被配置为，对在所述接收单元(13)中接收的比特序列进行LDPC解码；

第一纠错单元(24)，其被配置为对在所述LDPC解码单元(23)中进行了所述LDPC解码的所述接收的比特序列进行对应于所述纠错码的纠错；

检测单元(25)，其被配置为，当所述第一纠错单元(24)不能进行所述纠错时，检测来自所述受到LDPC解码的接收的比特序列的具有低可靠性的比特；

反转单元(26)，其被配置为反转在所述检测单元(25)中检测到的所述比特；

第二纠错单元(27)，其被配置为对包含了由所述反转单元(26)进行了反转的比特的所述接收的比特序列进行对应于所述纠错码的纠错；以及

输出单元(13，20)，其被配置为对所述第一或第二纠错单元(24，27)的输出进行预定的解调处理，并将结果输出到外部。