[发明专利]纠错装置和纠错方法

说明书

技术领域

本发明涉及在对受到用于纠错的编码的信息比特序列进行纠错的纠错装置和纠错方法中的改进。

背景技术

众所周知，当在诸如硬盘或光盘的信息记录介质中记录或从其再生信息比特序列时，在记录的情况下，在用于纠错的编码之后记录所述信息比特序列，而在再生的情况下，基于纠错码对从所述信息记录介质中读取的所述信息比特序列进行纠错，从而恢复原始的信息比特序列。

同时，目前正在积极研究低密度奇偶校验(LDPC)码，并且，作为用于将被记录的信息比特序列的下一代纠错编码，其吸引了注意。所述LDPC码可以导致比turbo码更少的错误平底，但是，例如，当将其引入需要高可靠性的硬盘驱动器(HDD)中时，仍然需要测量所述错误平底。

在减小或补偿所述错误平底时，将诸如Reed-Solomon(RS)码或BCH码的纠错码连接到所述LDPC码的外部被认为是有效的。然而，在该方法中，各个码的编码速率要比独立使用所述LDPC码和所述纠错码时更高，以维持格式效率的定值，从而不能充分发挥所述LDPC码和所述纠错码的纠错能力。

日本专利申请公开公报2006-109019已经公开了当输出软数据的值等于或超出阈值时，为来自Viterbi解码器的输出软数据保存位置信息，并反转与保存了所述输出软数据的解码块的位置信息对应的比特，然后当循环冗余校验(CRC)认为所述输出软数据的硬判决结果为错误时，再次进行CRC判决。

发明内容

考虑前述情况作出本发明，其致力于提供一种纠错装置和纠错方法，当对具有LDPC码外侧的纠错码的信息比特序列进行纠错时，通过结合所述LDPC码和所述纠错码的特征，提高纠错率。

根据本发明一个方面，提供了一种纠错装置，其包括：第一处理部分，其被配置为在接收了作为接收到的比特序列的、已经被以将纠错码连接到低密度奇偶校验(LDPC)码的外侧的形式进行了用于纠错的编码的信息比特序列之后，对所述接收的比特序列进行LDPC解码，然后对受到所述LDPC解码的所述接收的比特序列进行对应于所述纠错码的纠错；以及第二处理部分，其被配置为，当不能进行所述第一处理部分的对应于所述纠错码的纠错时，在检测到来自所述受到LDPC解码的接收的比特序列的比特之后，反转具有低可靠性的比特，并且对所接收的具有所述反转的比特的比特序列进行对应于所述纠错码的纠错。

根据本发明另一方面，提供了一种纠错方法，其包括：第一处理，在接收了作为接收到的比特序列的、已经被以将纠错码连接到LDPC码的外侧的形式进行了用于纠错的编码的信息比特序列之后，对所述接收的比特序列进行LDPC解码，然后对受到所述LDPC解码的所述接收的比特序列进行对应于所述纠错码的纠错；以及第二处理，当不能由所述第一处理进行对应于所述纠错码的纠错时，在检测到来自所述受到LDPC解码的接收的比特序列的比特之后，反转具有低可靠性的比特，并且对所述接收的具有所述反转的比特的比特序列进行对应于所述纠错码的纠错。

附图说明

图1是结构框图，其示出了本发明的一个实施例，用于解释HDD的概况；

图2是结构框图，其解释了所述实施例中的在HDD中集成的解码单元的一个例子；

图3是流程图，其解释了所述实施例中的解码单元的整体处理操作的一个例子；

图4是流程图，其解释了所述实施例中的解码单元的主要部分的处理操作的一个例子；

图5是流程图，其解释了所述实施例中的解码单元的主要部分的处理操作的另一个例子。

具体实施方式

此后将参考附图详细描述本发明的一个实施例。图1示意性示出了HDD 11的概况，其中，HDD 11是本实施例中描述的信息记录/再生装置。即，此HDD 11包括主机接口(I/F)13，用于向外部主机装置12发送信息/从外部主机装置12接收信息。

此处，例如，主机装置12是个人计算机(PC)。例如，当执行预定应用程序软件时，此主机装置12使用HDD 11来写入和读取信息，并且也能够使用HDD 11作为保存最终获得的信息的目的地。

在这种情况下，主机装置12产生用于请求HDD 11写入或读取所述信息的命令。经由主机I/F 13将此命令提供给主控制器14。此主控制器14具有中央处理单元(CPU)，并且对由HDD 11进行的各种操作具有总体控制。

例如，当从主机装置12提供写入请求命令时，经由主机I/F 13向主控制器14提供此写入请求命令，并在其中进行分析。因而，主控制器14驱动调制单元15和编码单元16，并经由盘I/F 17控制硬盘18，以使硬盘18进入写入状态。