[发明专利]多端口、多沟道的嵌入式动态随机存储器及其操作方法

权利要求书

1.一种多端口、多沟道的嵌入式动态随机存储器，包括数个存储单元；

每个存储单元有n个晶体管，n为自然数，n≥2，每个晶体管包括源区、漏区、栅、以及位于源区和漏区之间的体区，相邻晶体管间的源区和漏区相互连接或者共享，每个晶体管导通时，该晶体管的源和漏间形成导电沟道；

每个晶体管有1对字线位线对，即1条字线和1条字线；每个晶体管的位线可以与一个输入/输出端口相连；

存储单元中的不同晶体管位于同一浮体中，浮体与周围电隔离；

通过至少一个端口向所述的浮体中注入载流子或抽取载流子，调节晶体管的阈值电压，达到写入信号的目的；通过一个端口读出或通过多个端口同时读出晶体管源漏间的电流，通过分辨电流的大小，达到读出信号的目的，大电流代表第一数据状态1，小电流代表第2数据状态0；通过至少一个端口定期将存储单元中原有信号写回去，达到刷新信号的目的；

不同晶体管的字线位线对彼此独立，可以同时或分时被选中，进而同时或分时选中相应的不同晶体管，通过相应的端口可以同时或分时进行读取和刷新的存储操作。

2.根据权利要求1所述的存储器，其特征在于所述的浮体结构是形成于单晶硅衬底中的浮体结构，或者是形成于SOI衬底中的浮体结构，其中：

形成于单晶硅衬底中的浮体结构如下：在具有第一导电类型的半导体表面下方形成具有第二导电类型的隐埋层，隐埋层上表面位于半导体表面以下第一深度，在隐埋层上方具有第一导电类型的区域形成存储单元，存储单元之间被浅槽隔离区隔离，浅槽隔离区的深度深于半导体表面以下第一深度；每个存储单元中包括n个晶体管，n为自然数，n≥2，每个晶体管包括具有第二导电类型的源区、漏区以及位于源区和漏区之间的体区，隐埋层与体区间、源区与体区间、漏区与体区间形成耗尽区，耗尽区与浅槽隔离区包围形成与四周电隔离的浮体结构；

形成于SOI衬底中的浮体结构如下：在位于绝缘层上、具有第一导电类型的单晶硅薄膜中形成存储单元，每个存储单元中包括n个晶体管，n为自然数，n≥2，每个晶体管包含具有第二导电类型的源区、漏区以及位于源区和漏区间的体区，位于存储单元边缘的晶体管的源区和漏区深度贯通单晶硅薄膜，其它不位于存储单元边缘的晶体管的源区和漏区深度小于单晶硅薄膜深度，绝缘层、贯通单晶硅薄膜的源区、漏区分别与体区形成的耗尽区包围形成与四周电隔离的浮体结构。

3.根据权利要求1所述的存储器，其特征在于所述的同一存储单元中的n个晶体管全部是金属氧化物场效应晶体管。

4.根据权利要求1所述的存储器，其特征在于所述的同一存储单元中的n个晶体管包含并且至少各有一个以下两种晶体管：一种是金属氧化物场效应晶体管，一种是具有不挥发存储功能的具有浮栅的金属氧化物场效应晶体管。

5.根据权利要求1所述的存储器，其特征在于n等于2，每个单元包括两个金属氧化物场效应晶体管：第一晶体管和第二晶体管；第一晶体管的漏或源与第二晶体管的源或漏相连或者共享，并与地相连；第一晶体管和第二晶体管的字线分别连向第一晶体管和第二晶体管的栅；第一晶体管和第二晶体管的位线分别连向第一晶体管的源或漏以及第二晶体管的漏或源，并分别与第一晶体管和第二晶体管的输入/输出端口连接。

6.如权利要求5所述的存储器的存储操作方法，其特征在于所述的晶体管是两个n沟道金属氧化物场效应晶体管，其存储操作方法包括：

写1：向第一晶体管的位线施加第一电压，字线施加第二电压，第一电压的值比第二电压大，引发热载流子注入，使空穴注入浮体，降低晶体管的阈值电压；或者为第一晶体管的位线施加第三电压，字线施加第四电压，第四电压为负向电压，引发栅致势垒降低，使空穴注入浮体，降低晶体管的阈值电压；

写0：为第一晶体管的位线施加第五电压，第五电压为负向电压，字线施加第六电压，造成浮体-漏区PN结的正偏，抽取浮体中的空穴，提高晶体管的阈值电压；

刷新：根据存储单元原有的数据为第一晶体管的字线和位线施加写0或写1所需的电压，达到刷新存储单元原有数据的目的；

读：为第二晶体管的位线和字线分别施加第七电压和第八电压，通过第二晶体管的端口读取第二晶体管的电流，1和0的状态分别对应大的电流和小的电流，从而分辨出不同的存储状态；

选中第二晶体管的字线位线对存储单元进行读取操作与选中第一晶体管的字线位线对存储单元进行刷新操作相互独立，在读取的同时进行刷新，或者在不读取的时候进行刷新。