[发明专利]多端口、多沟道的嵌入式动态随机存储器及其操作方法

说明书

技术领域

本发明属于微电子技术领域，具体涉及一种多端口、多沟道嵌入式动态随机存储器及其存储操作方法。

背景技术

动态随机存储器(DRAM)是可以用来存储信息的存储器件。DRAM在一些应用中受到偏爱，是因为它们可以相当廉价地以很高密度制造。嵌入式动态随机存储器(e DRAM)和其他逻辑电路共同集成在一个芯片内，可以省去大量的缓冲器和I/O压点，从而可以有更高的速度，更小的面积和更低的功耗。由于DRAM核与逻辑电路之间有内建的宽位数据总线，这种大量并行处理能力使嵌入式DRAM可以满足吉位时代的T byte/s数据通量的要求。对于标准DRAM，从单元读出的数据要经过列选择、内部I/O线、主放大器、输出缓冲器到达压点，再通过封装管脚到PCB板，要驱动的负载电容在50pf以上，使速度收到影响。对嵌入式DRAM，数据通过芯片内的I/O压点，要驱动的电容只有1pf左右，不仅使速度极大提高，而且可以节省大量功耗。目前报道的嵌入式动态随机存储器的结构主要有：传统的1T1C动态随机存储器结构，基于SOI的单管浮体(floating body)1T/FB结构，基于单晶硅体的单管浮体(floating body)1T/FB结构，基于闸流晶体管的随机存储结构(T-RAM)。

传统的动态随机存储器的存储单元典型地包括两个元件，也就是存储电容器和存取晶体管，构成1T1C的结构。图1是一个传统的动态随机存储器阵列结构，其中100至108是存取晶体管，109至111是位线，112至114是字线，115至117是位线上的寄生电容，118至126是存储电容器。下面以操作存取晶体管100和存储电容器118构成的存储单元为例说明传统的动态随机存储器的工作过程。在写操作阶段，数据值被放在位线109上，字线112则被提升，根据数据值的不同，存储电容器118或者充电，或者放电，具体地，写入数据为1时，存储电容器118充电，写入数据为0时，存储电容器118放电。在读操作阶段，位线109首先被预充电，当使字线112有效时，在位线电容115和存储电容器118之间放生了电荷的重新分配，这时位线上的电压发生变化，这一变化的方向决定了被存放数据的值。1T1C结构动态随机存储器是破坏性的，这就是说存放在单元中的电荷数量在读操作期间被修改，因此完成一次读操作之后必须再恢复到它原来的值。于是完成读操作之后紧接着就是刷新操作。进行刷新操作之后才能进行下一步的读写操作。这种1T1C结构动态随机存储器依靠存储电容器存储数据，于是存储电容必须足够大以保证存储的可靠性，但是大电容的存在不仅占用面积，而且在半导体工艺中特征尺寸越来越小的发展趋势下，制造大电容是非常困难的，这带来了物理或工艺实现上的障碍。