[发明专利]一种JTAG下载方式下FPGA逻辑代码的下载方法及下载系统

权利要求书

1.一种JTAG下载方式下FPGA逻辑代码的下载方法，用于对2片以上的相同FPGA下载相同的逻辑代码，其特征在于，

将JTAG下载信号中的测试模式选择TMS信号、测试时钟输入TCK信号和测试数据输入TDI信号同时输入至各个FPGA对应的管脚，将逻辑代码并行下载到各个FPGA。

2.如权利要求1所述的下载方法，其特征在于，在逻辑代码下载之前还包括：将各个FPGA的片选信号设置为有效状态。

3.如权利要求1或2所述的下载方法，其特征在于，在逻辑代码下载之前还包括：对所有FPGA的配置完成管脚、编程配置管脚和配置状态管脚均进行上拉处理。

4.如权利要求3所述的下载方法，其特征在于，所述上拉处理是：

将所有FPGA的配置完成管脚直接相连后，再连接到第一上拉电路；

将所有FPGA的编程配置管脚直接相连后，再连接到第二上拉电路；

将所有FPGA的配置状态管脚直接相连后，再连接到第三上拉电路。

5.如权利要求4所述的下载方法，其特征在于还包括：

在逻辑代码的下载过程中，读取其中任意一个FPGA的测试数据输出TDO管脚的信号，判断所有FPGA是否下载成功。

6.如权利要求1所述的下载方法，其特征在于，进一步将所述JTAG下载信号中的TMS信号、TCK信号和TDI信号通过驱动电路后输入至各个FPGA对应的管脚。

7.一种JTAG下载方式下FPGA逻辑代码的下载系统，包括与外部JTAG下载控制模块相连的JTAG接口，2片以上的相同FPGA，其特征在于，

JTAG接口的TMS管脚、TCK管脚和TDI管脚分别与各个FPGA的对应管脚连接。

8.如权利要求7所述的下载系统，其特征在于，所述下载系统还包括：第一上拉电路、第二上拉电路和第三上拉电路，其中，

所有FPGA的配置完成管脚直接连接后，再连接到第一上拉电路；

所有FPGA的编程配置管脚直接连接后，再连接到第二上拉电路；

所有FPGA的配置状态管脚直接连接后，再连接到第三上拉电路；

JTAG接口的TDO管脚与其中任意一个FPGA的TDO管脚连接。

9.如权利要求8所述的下载系统，其特征在于，所述第一、第二或第三上拉电路包括一个与电源连接的上拉电阻。

10.如权利要求8所述的下载系统，其特征在于还包括驱动电路，所述JTAG接口的TMS管脚、TCK管脚和TDI管脚的信号经所述驱动电路后输入至各个FPGA。

11.如权利要求8所述的下载系统，其特征在于，各个FPGA的片选信号管脚连接到低电平。