[发明专利]面向集成电路数模混合测试适配器的电地层处理方法

说明书

技术领域

本发明涉及一种面向集成电路高速并行数模混合测试适配器实施，可以有效解决测试过程中电源、地线所产生噪音干扰问题的电地层处理方法，属于集成电路测试技术领域。

背景技术

伴随着集成电路产业的发展，人们普遍采用集成电路测试仪来检测集成电路的质量。自上个世纪80年代以来，集成电路测试仪已经进入第四代，其测量对象为VLSI，测试仪的功能测试速率已达500MHz以上，可测管脚数多达1024个以上。

目前，基于数字模拟电路混合的SoC(System on a Chip，片上系统)应用越来越多，已经成为集成电路产业发展的一个亮点。越来越多的企业设计出高速度、多管脚、高精度、多功能的数模混合集成电路产品，这对测试行业提出了更高的要求。但是，就目前通用的集成电路测试仪来说，测试这些数模混合集成电路产品的成本会很高，这是因为与集成电路测试仪配套的集成电路测试适配器等，大都依赖少数几个厂商提供，因此价格昂贵，生产周期长。为了降低成本，缩短产品上市时间，自主研发支持并行测试技术的集成电路高速并行数模混合测试适配器已经成为十分必要的事情。

但是，生产集成电路高速并行数模混合测试适配器存在较大的技术难度，其中存在的问题包括电源、地线所产生的噪音干扰难以解决等。对于电源、地线的处理将严重影响整板的阻抗和容抗指标，并且与阻抗计算模型的确定有很大关系。既使在整个PCB板中的布线都完成得很好，但由于电源、地线考虑不周到而引起的干扰，也会使产品的性能下降，甚至影响到产品的成功率。

本申请人在专利号为200520114517.X的中国实用新型专利中，提出了一种集成电路并行测试适配器，其中主机板为多层板，其层间结构和线宽、线距符合阻抗匹配规则的规定；在所测试的各个芯片的地线之间具有隔离线，并且各个芯片的各对应I/O通道中，存在等长的I/O通道。在并行测试过程中，该实用新型能够有效分配测试资源，并采用有效的抗干扰和信号同步机制，从而确保了测试工作高速、准确。但是，该集成电路并行测试适配器在克服测试过程中电、地线所产生噪音干扰问题上仍然存在一定的不足。

发明内容

本发明的目的是提供一种面向集成电路数模混合测试适配器的电地层处理方法。采用该方法可以将电源、地线所产生的噪音干扰降到最低限度，充分保证集成电路产品的质量。

为实现上述的发明目的，本发明采用下述的技术方案：

一种面向集成电路数模混合测试适配器的电地层处理方法，其特征在于：

(1)在电源线和地线之间引入退耦电容；

(2)加宽电源线和地线的宽度，并使地线比电源线宽；

(3)使用大面积铜层作为地线。

其中，退耦电容应该尽量靠近集成电路器件本身。

电源线、地线和信号线之间的宽度应该满足如下关系：地线>电源线>信号线。

利用本发明所提供的电地层处理方法，可以有效减少集成电路高速并行测试过程中电源、地线所产生的噪音干扰，从而有利于实现集成电路测试过程中的信号高速传导，并在此基础上实现互不干扰的并行测试技术，为集成电路测试产业的进一步发展提供了有力的技术支持。

具体实施方式

本发明是基于研制高速多管芯并行测试测试适配器的实际需求而提出的。在研制该集成电路高速并行测试适配器的过程中，发明人面对测试适配器的工作频率高，电源、地线所产生的噪音干扰比较严重的问题，采取了如下的技术措施：

1.在电源线和地线之间引入退耦电容，该退耦电容尽量靠近集成电路器件本身。

通过退耦电容的设置，可以有效过滤噪音的低频部分，尽可能消除噪音对器件所带来的不利影响。

退耦电容的具体大小和型号选择是本领域普通技术人员都很熟悉和胜任的工作，在此就不详细赘述了。

2.尽量加宽电源、地线宽度，最好做到地线比电源线宽。

根据发明人的实践体会，电源线、地线和信号线的宽度之间应该满足如下关系：

地线>电源线>信号线。

另外，针对并行测试测试适配器的特殊需求，应该保证电源线的宽度在50mil以上。

3.选择用大面积铜层作地线用。

在制作印刷电路板时，可以把没被用上的地方都与地相连接作为地线用。这种设计方式尤其适合选用多层板进行多层处理的情况，能够改善阻抗匹配的效果。