[发明专利]下行同步方法及装置

权利要求书

1.一种下行同步方法，其特征在于，包括：

步骤A1：将接收到的一子帧长度加96码片(chips)的数据分段，其中 每段为128chips，且前一段的后96chips与后一段的前96chips重合；

步骤A2：将每段128chips数据分别与32个本地下行同步码(SYNC_DL) 做相关，找出每一SYNC_DL在该段数据中的最大相关值及对应位置；

步骤A3：将每一段上每一SYNC_DL最大相关值利用该段全部数据进行 功率归一化，分别用1个字word内存保存该归一化功率值和对应位置；

步骤A4：重复上述步骤A1～A3达预设数目个子帧后，统计所述预设数 目个子帧中在同一分段上每一SYNC_DL在同一位置出现的次数，并确定各个 分段中所述次数最大的SYNC_DL及其位置为同步结果。

2.如权利要求1所述的方法，其特征在于，所述步骤A3中将每一段上 每一SYNC_DL最大相关值利用该段全部数据进行功率归一化采用如下公式 计算：

R′=PMAXΣn=1128[(ReceiveDataI(n)2+ReceiveDataQ(n)2)]/128]]>

P_MAX为某一SYNC_DL码在128chips的数据分段上做相关后的最大相关 值；n的取值为从1到128，[ReceiveData_I(n)²+ReceiveData_Q(n)²]表示该段 数据1chip数据的功率，下标I、Q分别对应实部和虚部。

3.如权利要求1所述的方法，其特征在于，该方法还包括：

当不止一个SYNC_DL码在同一位置上出现同样的最大次数时，将归一 化功率值大的SYNC_DL码及对应位置确定为同步结果。

4.一种下行同步方法，其特征在于，包括：

步骤B1：将接收到的一子帧长度加96码片(chips)的数据分段，其中 每段为128chips，且前一段的后96chips与后一段的前96chips重合；

步骤B2：将每段128chips数据分别与32个本地下行同步码(SYNC_DL) 做相关，找出每一SYNC_DL在该段数据中的最大相关值及对应位置；

步骤B3：将第一段上每一SYNC_DL最大相关值利用该段全部数据进行 功率归一化，分别用1个字(word)内存保存该归一化功率值和对应位置；

步骤B4：逐次计算其它段上每一SYNC_DL的最大相关值利用对应段全 部数据得到的归一化功率值，并将同一子帧不同段上同一SYNC_DL码中大的 归一化功率值和位置替换到前述对应word内存中；

步骤B5：重复上述步骤B1～B4达预设个数的子帧长后，统计所述预设 个数个子帧长的数据中每一SYNC_DL在同一位置出现的次数，并确定次数最 大的SYNC_DL及其位置为同步结果。