[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，根据第一信号进行存储器阵列的通常模式时的读出或写入动作，并且根据第二信号进行上述存储器阵列的测试模式时的读出或写入动作，在上述测试模式时进行来自上述存储器阵列的多个输出数据的测试，并输出测试结果，其特征在于：

根据与上述第一信号及上述第二信号无关的第三信号，在上述测试模式时实施期望的测试。

2.根据权利要求1所述的半导体存储装置，其特征在于包括：

第一初级电路，根据上述第三信号生成预定的信号，并将上述预定的信号输出到上述存储器阵列；

复制部，对来自上述存储器阵列的输出数据进行缓冲并输出；

锁存电路，根据在上述第一初级电路生成的上述预定的信号，将来自上述复制电路的输出数据锁存；

第一I/O压缩电路，将来自上述锁存电路的输出数据压缩成预定数量的数据，并且判断压缩后的各数据彼此相同还是不同，并输出判断后的测试数据；以及

第二I/O压缩电路，将来自上述第一I/O压缩电路的输出数据压缩成一个数据，并且将压缩后的数据与期待值相同还是不同作为通过/失败的标志信号而输出。

3.根据权利要求2所述的半导体存储装置，其特征在于：

具有输入有第一信号和第二信号的第二初级电路，

上述第一初级电路根据上述第三信号生成第四信号，

上述第四信号被输入到上述第二初级电路，

上述第二初级电路在实施上述期望的测试时，将上述第四信号输出到上述存储器阵列。

4.根据权利要求2所述的半导体存储装置，其特征在于：

具有输出部，对上述存储器阵列的输出数据进行缓冲并输出到上述存储器阵列的外部，

上述测试模式时的从上述第二信号的输入引脚至上述锁存电路为止的存取通路、和上述通常模式时的从上述第二信号的输入引脚至上述输出部的输出数据的输出引脚为止的存取通路，在电气距离上长度相同。

5.根据权利要求3所述的半导体存储装置，其特征在于：

上述第一初级电路根据上述第三信号生成第五信号，

上述第五信号被输入到上述锁存电路。

6.根据权利要求5所述的半导体存储装置，其特征在于：

上述第三信号是H脉冲信号，

上述第四信号是成为接收了上述第三信号的H边沿的内部时钟信号的单触发信号，

上述第五信号是H脉冲宽度与上述第三信号相同的脉冲信号。

7.根据权利要求2所述的半导体存储装置，其特征在于：

实施上述期望的测试时的存取时间，可以用上述第三信号的H脉冲宽度来表示。

8.根据权利要求2所述的半导体存储装置，其特征在于：

实施上述期望的测试时的存取时间，可以通过按时间改变上述第三信号的L边沿来测量。

9.根据权利要求1所述的半导体存储装置，其特征在于包括：

第三初级电路，根据上述第三信号生成预定的信号；

第四初级电路，根据上述第三初级电路的输出信号生成预定的信号；

复制部，对来自上述存储器阵列的输出数据进行缓冲并输出；

锁存电路，至少根据由第一初级电路生成的预定的信号，将来自上述复制部的输出数据锁存；

第一I/O压缩电路，将来自上述锁存电路的输出数据压缩成预定数量的数据，并且判断压缩后的各数据彼此相同还是不同，并输出判断后的测试数据；以及

第二I/O压缩电路，将来自上述第一I/O压缩电路的输出数据压缩成一个数据，并且将压缩后的数据与期待值相同还是不同作为通过/失败的标志信号而输出。

10.根据权利要求9所述的半导体存储装置，其特征在于：

上述第三信号是由单触发脉冲的H脉冲构成的信号，

上述第三初级电路生成第六信号，该第六信号接收上述第三信号中的最初的H边沿而变成H，接收下一个H边沿而变成L。

11.根据权利要求9所述的半导体存储装置，其特征在于：

实施上述期望的测试时的存取时间，可以用上述第三信号中的连续的H边沿的期间来表示。