[发明专利]叠层集成电路存储器

权利要求书

1.一种叠层集成电路存储器，它包含：

其上制作有存储器电路和存储器控制器电路中的一个的基本上坚固的第一衬底；

至少一个其上制作有所述存储器电路和所述存储器控制器电路中的另一个并键合到第一衬底的基本上柔软的衬底；以及

将第一衬底和基本上柔软的衬底键合在一起的粘合剂，所述粘合剂具有与较高温度的半导体工艺相容的承受温度。

2.权利要求1的装置，其中的第一衬底上制作有存储器电路，并且是存储器电路衬底叠层的一部分，而第二衬底上制作有存储器控制器电路。

3.权利要求2的装置，其中第一和第二衬底是单个的管芯，第二衬底的面积大于第一衬底的面积。

4.权利要求3的装置，其中第二衬底上制作有与存储器控制器电路分隔的额外的电路。

5.权利要求4的装置，其中额外的电路是图象显示子系统的一部分。

6.权利要求4的装置，其中额外的电路包含微处理器。

7.权利要求1的装置，其中基本上柔软的衬底包括存储器I/O焊点。

8.权利要求7的装置，其中存储器电路制作在基本上柔软衬底的上表面附近，所述上表面被键合到基本上坚固的第一衬底，而所述存储器I/O焊点制作在基本上柔软衬底的相反的底表面附近。

9.权利要求1的装置，其中存储器电路与存储器控制器电路由垂直互连耦合。

10.权利要求9的装置，其中所述垂直互连包括以小于100μm间距制作的细粒垂直互连。

11.权利要求10的装置，其中至少某些细粒垂直互连排列成二维。

12.权利要求10的装置，其中所述存储器电路包含存储器块的二维阵列，各个存储器块附近制作有细粒垂直互连阵列，形成将存储器块耦合到存储器控制器的第一端口。

13.权利要求12的装置，其中至少某些存储器块附近制作有细粒垂直互连阵列，形成将存储器块耦合到存储器控制器的第二端口。

14.权利要求1的装置，其中至少一个所述存储器电路提供了冗余存储器位置。

15.权利要求14的装置，还包含其上制作冗余存储器电路的额外的基本上柔软的衬底。

16.权利要求15的装置，其中存储器控制器电路包含ECC逻辑并被编程以便在冗余存储器电路中存储ECC出错位组。

17.权利要求14的装置，其中存储器控制器电路包含用来测试存储器电路的逻辑。

18.权利要求17的装置，其中存储器控制器电路被编程，以便用冗余存储器位置取代存储器电路中有缺陷的存储器位置。

19.权利要求1的装置，其中存储器控制器电路包含用来执行至少一个下列功能的逻辑：虚拟存储器管理、间接寻址、内容寻址、数据压缩、数据解压缩、图形加速、声频编码、声频译码、视频编码、视频译码、语音识别、手写体识别、电源管理、数据库处理。

20.权利要求1的装置，还包含其上制作有冗余存储器控制器的键合到基本上柔软的衬底的衬底。

21.权利要求1的装置，还包含其上制作有微处理器的键合到基本上柔软的衬底的衬底。

22.权利要求1的装置，其中的存储器控制器电路包含耦合到存储器电路的数据线的读出放大器。

23.权利要求22的装置，其中的读出放大器识别二个以上的信号电平，每个读出放大器产生多级输出信号。

24.权利要求22的装置，其中的读出放大器的尺寸做成使开关速度约为10ns或更小。

25.权利要求1的装置，其中所述存储器控制器电路采用特征在于特殊的淀积顺序的半导体工艺技术制造，并且所述存储器电路采用特征在于不同的淀积顺序的不同工艺技术制作。

26.权利要求25的装置，其中所述不同的工艺技术选自由DRAM、SRAM、FLASH、EPPOM、EEPROM、铁电和巨磁阻组成的组。