[发明专利]多输入/输出串行外围接口及数据传输方法

权利要求书

1.一种多输入/输出串行外围接口，属于一集成电路，该多输入/输出串行外围接口包括：

多个脚位，耦接至该集成电路；

其中，该集成电路选择性地经由该多输入/输出串行外围接口的一第一脚位或该第一脚位、一第二脚位、一第三脚位及一第四脚位的组合以接收一命令；

其中，该集成电路经由该多输入/输出串行外围接口的该第一脚位、该第二脚位、该第三脚位及该第四脚位接收一地址；

其中，该集成电路经由该多输入/输出串行外围接口的该第一脚位、该第二脚位、该第三脚位及该第四脚位送出一读取数据。

2.如权利要求1所述的多输入/输出串行外围接口，其中，该第一脚位用于暂停该读取数据的传输，并当该第一脚位非用于暂停该读取数据的传输时，该第一脚位用于传输该命令、该地址或该读取数据。

3.如权利要求2所述的多输入/输出串行外围接口，其中，该第二脚位用于防止该读取数据从该集成电路被读取，并当该第二脚位非用于防止该读取数据从该集成电路被读取时，该第二脚位用于传输该命令、该地址或该读取数据。

4.如权利要求3所述的多输入/输出串行外围接口，其中，该集成电路是一内存装置，该内存装置包括：

一存储单元阵列，用于存储该读取数据；

一数据寄存器，该命令及该地址经由至少部份的该些脚位传送至该数据寄存器，且寄存于该数据寄存器；以及

一输出缓冲器，该读取数据从该存储单元阵列传送至该输出缓冲器，且寄存于该输出缓冲器，然后传送至至少部份的该些脚位，该多输入/输出串行外围接口输出该读取数据。

5.如权利要求4所述的多输入/输出串行外围接口，其中，该第一脚位及该第二脚位均耦接至该数据寄存器及该输出缓冲器。

6.一种数据传输方法，用于一多输入/输出串行外围接口，该多输入/输出串行外围接口属于一集成电路，该多输入/输出串行外围接口具有多个脚位，该些脚位包括一第一脚位及一第二脚位，该数据传输方法包括：

该集成电路选择性地经由该多输入/输出串行外围接口的该第一脚位或该第一脚位、该第二脚位、一第三脚位及一第四脚位的组合以接收一命令；

该集成电路经由该多输入/输出串行外围接口的该第一脚位、该第二脚位、该第三脚位及该第四脚位接收一地址；

该集成电路经由该多输入/输出串行外围接口的该第一脚位、该第二脚位、该第三脚位及该第四脚位送出一读取数据；

当该第一脚位非用于传输该些命令、该地址或该读取数据时，该第一脚位可用于暂停该读取数据的传输；以及

当该第二脚位非用于传输该些命令、该地址或该读取数据时，该第二脚位可用于防止该读取数据从该集成电路被读取。

7.如权利要求6所述的数据传输方法，其中，该集成电路是一内存装置，该内存装置包括一存储单元阵列、一数据寄存器及一输出缓冲器，该数据传输方法更包括：

当该内存装置接收该命令及该地址时，该命令及该地址经由至少部份的该些脚位传送至该数据寄存器，且寄存于该数据寄存器；以及

当从该内存装置读取该读取数据时，该读取数据从该存储单元阵列传送至该输出缓冲器，且寄存于该输出缓冲器，然后并列传送至至少部份的该些脚位，该多输入/输出串行外围接口输出该读取数据。

8.如权利要求7所述的数据传输方法，其中，该第一脚位及该第二脚位均耦接至该数据寄存器及该输出缓冲器。

9.如权利要求8所述的数据传输方法，其中，该多输入/输出串行外围接口更包括一芯片选择脚位，该芯片选择脚位输入一芯片选择信号，当该芯片选择信号被使能时，至少部份的该些脚位传送该命令、该地址或该读取数据。

10.如权利要求9所述的数据传输方法，其中，该多输入/输出串行外围接口更包括一时序脚位，该时序脚位输入一时序信号，该些脚位依据该时序信号传送该命令、该地址或该读取数据。

11.如权利要求10所述的数据传输方法，其中，该时序信号包括多个时序脉冲。

12.如权利要求11所述的数据传输方法，其中，该些脚位依据该些时序脉冲传送该命令。

13.如权利要求12所述的数据传输方法，其中，该些脚位是在该些时序脉冲的上升边缘、下降边缘或上升边缘及下降边缘传送该命令。