[发明专利]多输入/输出串行外围接口及数据传输方法

说明书

技术领域

本发明涉及一种多输入/输出串行外围接口及数据传输方法，且特别是涉及一种具有较佳整体表现的多输入/输出串行外围接口及数据传输方法。

背景技术

请参照图1，其示出了传统数据传输系统的方块图。数据传输系统100包括集成电路110以及串行外围接口120。串行外围接口120具有多个脚位(pin)，例如包括输入脚位122、输出脚位124、芯片选择脚位126及时序脚位128。其中，输入脚位122用于接收一笔串行数据(包括指令及地址)，并将此笔串行数据传送至集成电路110。输出脚位124用于从集成电路110读取一笔串行数据(包括缓冲周期及读取数据)，并输出此笔串行数据。芯片选择脚位126用于提供一芯片选择信号CS，时序脚位128用于提供一时序信号SCLK。

请参照图2，其示出了传统数据传输系统的读取串行数据时序图。其中，举例来说，串行数据包括8位命令(8-bit instruction)、24位地址(24-bitaddress)、n个缓冲周期(n dummy cycle)及多笔8位读取数据(8-bit data)，n为大于或等于0的整数，并不做限制，端视数据传输系统100的设计而定。在图2中，当芯片选择信号CS为低位时，时序信号SCLK具有多个时序脉冲。此时，输入脚位先接收8位命令，然后接收24位地址，此地址是所要读取的数据的起始地址。然后，n个缓冲周期用于缓冲。接着，输出脚位开始读取多笔8位读取数据并输出之。

上述的数据传输系统100，是利用串行外围接口120的单一输入脚位及单一输出脚位来进行串行数据传输的动作。如此一来，一个时序脉冲只传输1位数据，效率不高，将不能使得数据传输系统100的整体表现最佳化。

发明内容

本发明涉及一种多输入/输出串行外围接口及数据传输方法，利用多个控制脚位来达成多输入脚位及多输出脚位进行串行数据的传输，提高数据传输的整体表现。

根据本发明的第一方面，提出一种多输入/输出串行外围接口，属于一集成电路。多输入/输出串行外围接口包括多个脚位，此些脚位耦接至集成电路。其中，集成电路选择性地经由多输入/输出串行外围接口的一第一脚位或第一脚位、一第二脚位、一第三脚位及一第四脚位的组合以接收一命令。其中，集成电路经由多输入/输出串行外围接口的第一脚位、第二脚位、第三脚位及第四脚位接收一地址。集成电路经由多输入/输出串行外围接口的第一脚位、第二脚位、第三脚位及第四脚位送出一读取数据。

根据本发明的第二方面，提出一种数据传输方法，应用于一多输入/输出串行外围接口。多输入/输出串行外围接口属于一集成电路并具有多个脚位，此些脚位包括一第一脚位及一第二脚位。数据传输方法包括，集成电路选择性地经由多输入/输出串行外围接口的第一脚位或第一脚位、第二脚位、一第三脚位及一第四脚位的组合以接收一命令。集成电路经由多输入/输出串行外围接口的第一脚位、第二脚位、第三脚位及第四脚位接收一地址。集成电路经由多输入/输出串行外围接口的第一脚位、第二脚位、第三脚位及第四脚位送出一读取数据。当第一脚位非用于传输命令、地址或读取数据时，第一脚位可用于暂停读取数据的传输。当第二脚位非用于传输命令、地址或读取数据时，第二脚位可用于防止读取数据从集成电路被读取。

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。

附图说明

图1示出了传统数据传输系统的方块图。

图2示出了传统数据传输系统的读取串行数据时序图。

图3示出了依照本发明较佳实施例的数据传输系统的一例的方块图。

图4A示出了依照本发明第一实施例的串行数据时序图。

图4B示出了依照本发明第二实施例的串行数据时序图。

图5示出了依照本发明较佳实施例的传输随机性数据的数据传输方法的流程图。

附图符号说明

100、300：数据传输系统

110、310：集成电路

120：串行外围接口

122-128、321-326：脚位

312：数据寄存器

314：存储单元阵列

316：输出缓冲器

320：多输入/输出串行外围接口。

具体实施方式

本发明提供一种多输入/输出串行外围接口及数据传输方法，利用多输入/输出串行外围接口的多个控制脚位来达成多输入脚位及多输出脚位进行串行数据的传输，提高数据传输的整体表现。