[发明专利]半导体装置的制造方法

说明书

技术领域

本发明涉及一种半导体装置的制造方法，该半导体装置具有与半导体基体(semiconductor base)结合形成异质结的异质半导体区域。

背景技术

日本特开2003-318398(即JP2003318398)号公报公开了一种传统的半导体装置。N-型多晶硅区域形成为接触使N-型碳化硅外延区域形成在N+型碳化硅衬底上的半导体基体的第一主面。在该传统的半导体装置中，N-型碳化硅外延区域与N-型多晶硅区域结合形成异质结。此外，与N-型碳化硅外延区域和N-型多晶硅区域之间的异质结相邻地，通过栅极绝缘膜形成栅电极。N-型多晶硅区域通过在层间绝缘膜中形成的源极接触孔连接至源电极，而N+型碳化硅衬底的底面形成有漏电极。

在上面的传统半导体装置中，栅电极和源极接触孔由不同的掩膜材料形成。

发明内容

本发明的目的在于提供一种制造半导体装置的方法，其中通过缩小栅电极和源极接触孔之间的距离来缩小该半导体装置的尺寸。

根据本发明的第一方面，提供一种半导体装置的制造方法，该半导体装置包括：半导体基体；异质半导体区域，其由带隙(band gap)与半导体基体的半导体材料不同的半导体材料制成，并被配置成与半导体基体结合形成异质结；栅极绝缘膜，其被配置成与半导体基体和异质半导体区域之间的异质结接触；栅电极，其被配置成与栅极绝缘膜接触；源电极，其被连接到异质半导体区域；以及漏电极，其被连接到半导体基体。所述制造方法包括：通过使用特定的掩膜材料，以自对齐的方式形成用于源电极的源极接触孔和栅电极。

通过下面参考附图进行的说明，可以理解本发明的其它目的和特征。

附图说明

图1是示出了根据本发明第一实施例的方法制造的半导体装置的结构的剖视图。

图2A、图2B、图2C和图2D是示出了用于制造图1中的半导体装置的工序的剖视图。

图3A、图3B和图3C是示出了图2中的工序后的工序的剖视图。

图4是示出了根据本发明第二实施例的方法制造的半导体装置的结构的剖视图。

图5A、图5B和图5C是示出了用于制造图4中的半导体装置的工序的剖视图。

图6是示出了根据本发明第三实施例的方法制造的半导体装置的结构的剖视图。

图7A和7B是示出了用于图6中的半导体装置的第一制造工序的剖视图。

图8是示出了用于图6中的半导体装置的第二制造工序的剖视图。

图9是示出了根据本发明第四实施例的方法制造的半导体装置的结构的剖视图。

图10A和10B是示出了用于制造图9中的半导体装置的工序的剖视图。

图11是示出了根据本发明第五实施例的方法制造的半导体装置的结构的剖视图。

图12A、图12B、图12C和12D是示出了用于制造图11中的半导体装置的工序的剖视图。

图13是本发明下的半导体装置的第一变形实施例的剖视图。

图14是本发明下的半导体装置的第二变形实施例的剖视图。

图15是本发明下的半导体装置的第三变形实施例的剖视图。

图16是本发明下的半导体装置的第四变形实施例的剖视图。

图17是本发明下的半导体装置的第五变形实施例的剖视图。

图18是本发明下的半导体装置的第六变形实施例的剖视图。

图19是本发明下的半导体装置的第七变形实施例的剖视图。

图20是示出了根据本发明第六实施例的方法制造的半导体装置的结构的剖视图。

图21A、图21B、图21C、图21D和图21E是示出了用于制造图20中的半导体装置的工序的剖视图。

图22是示出了根据本发明第七实施例的方法制造的半导体装置的结构的剖视图。

图23A、图23B和图23C是示出了用于制造图22中的半导体装置的工序的剖视图。

具体实施方式

以下将参考附图对本发明的各种实施例进行详细说明。

为了便于理解，下面的说明将包含各种方向术语，例如左、右、上、下、前、后等。然而，这些术语应理解为仅对示出了元件的相应部分的附图而言。

以下，将参考图1～图12说明根据本发明的第一～第五实施例的用于制造半导体装置21的方法。

第一实施例

结构