[发明专利]制造半导体器件中定位塞接触的方法

权利要求书

1.一种制造半导体器件的方法，包括：

在包括多个图案的半成品衬底上形成蚀刻阻挡层；

在所述蚀刻阻挡层上形成绝缘层；

平坦化所述绝缘层；

使部分所述平坦化的绝缘层凹陷；

在所述凹陷和平坦化的绝缘层上形成硬掩模图案；

蚀刻所述凹陷的绝缘层以形成接触孔；

蚀刻在所述接触孔的底部上形成的蚀刻阻挡层；和

在所述接触孔中形成塞接触。

2.根据权利要求1所述的方法，其中所述硬掩模图案包括具有流体特性的材料，并且其中蚀刻所述凹陷的绝缘层以形成所述接触孔包括利用自对准接触(SAC)蚀刻工艺。

3.根据权利要求1所述的方法，其中形成所述硬掩模图案包括：

在所述凹陷和平坦化的绝缘层上形成第一硬掩模；

在所述第一硬掩模上形成第二硬掩模，所述第二硬掩模具有流体特性；

在所述第二硬掩模上形成光刻胶图案；

蚀刻所述第二硬掩模；和

蚀刻所述第一硬掩模。

4.根据权利要求3所述的方法，其中所述第一硬掩模包含对所述绝缘层具有选择性的材料，以及所述第二硬掩模包含含有硅的有机物。

5.根据权利要求4所述的方法，其中所述第一硬掩模包含非晶碳或旋涂碳。

6.根据权利要求4所述的方法，其中所述第二硬掩模包含含有硅的光刻胶层。

7.根据权利要求6所述的方法，其中所述第二硬掩模形成为约200～约1500的厚度。

8.根据权利要求1所述的方法，其中所述凹陷的绝缘层的高度大于栅电极和栅极硬掩模之间的接触表面的高度。

9.根据权利要求1所述的方法，其中当形成塞接触时，所述凹陷的绝缘层的高度大于所述剩余绝缘层的高度。

10.根据权利要求1所述的方法，其中使部分所述平坦化的绝缘层凹陷包括实施湿蚀刻或干蚀刻工艺。

11.根据权利要求1所述的方法，还包括在蚀刻形成在所述接触孔的底部上的所述蚀刻阻挡层之前，移除在形成所述接触孔之后剩余的所述硬掩模图案。

12.根据权利要求1所述的方法，其中形成所述塞接触包括：

在所述衬底结构上形成填充所述接触孔的导电层；和

移除部分所述导电层以形成互相隔离的定位塞接触。

13.根据权利要求12所述的方法，其中所述导电层包含多晶硅。

14.根据权利要求12所述的方法，其中移除部分所述导电层包括实施回蚀刻工艺或化学机械抛光(CMP)工艺。

15.根据权利要求12所述的方法，其中所述塞接触选自定位塞接触、位线接触和储存节点接触。

16.根据权利要求1所述的方法，其中所述蚀刻阻挡层包括基于氮化物的层，所述绝缘层包括基于氧化物的层，以及所述图案包括含有栅极硬俺模氮化物基的层的栅极图案。

17.根据权利要求16所述的方法，其中使部分所述平坦化的绝缘层凹陷包括利用稀氟化氢(HF)溶液或缓冲氧化蚀刻剂(BOE)以原位或移位方式使部分所述平坦化的绝缘层凹陷。