[发明专利]电子元件、使用其的半导体器件以及制造电子元件的方法

说明书

技术领域

本发明涉及电子元件及其安装方法，尤其涉及一种具有外部连接电极的电子元件，该外部连接电极允许高可靠性电连接，因为防止了外部连接电极和衬底之间结合强度的降低，该结合强度的降低源于通过湿法蚀刻除去下金属层的不必要部分时的侧蚀刻(底切)。本发明也涉及使用该电子元件的半导体器件，以及制造电子元件的方法。

背景技术

对以移动产品为代表的电子装置具有更高密度、更小尺寸、更高性能以及更高可靠性的需求非常强烈，该移动产品例如为蜂窝电话。为满足这些需求，正在研究多种安装技术。

随着LSI的集成程度和性能的提高，芯片尺寸不断增加，这导致了例如产量减少以及安装面积和成本增加的严重的问题。近年来，能同时解决这些问题并提供更高LSI性能的SiP(系统封装)开始引起人们的关注。SiP可分为多种结构，例如封装堆叠结构、芯片堆叠结构和芯片上芯片(chip-on-chip)结构。在这些结构中，因为芯片上芯片结构可用短的互连长度来互连芯片，它有利于实现更高的速度和更低的功耗。

芯片上芯片SiP通过以芯片的有源表面彼此面对的方式经由形成于芯片上的凸块把存储芯片和逻辑电路芯片彼此连接而实现。已经公开了关于形成凸块的大量报道。

题目为“Bonding method for semiconductor device(半导体器件的结合方法)”的日本专利公开No.平10-1 89635(以下简称为专利文献1，第0006段至0008段，图2)包括以下的说明。

图15A至15E与专利文献1中的图2等同，为示出了具有凸块电极的半导体器件的各个形成步骤的截面图。

下面将参考图15A到15E说明在硅晶片110上形成外部电极116的方法。首先参考图15A，在硅晶片110上形成内电极111和由氧化硅构成的绝缘膜112，然后在其上形成由铝或铝合金构成的电极垫113。随后，在电极垫113和绝缘膜112上形成由氮化硅构成的绝缘膜114。在绝缘膜114中，通过蚀刻形成开口114a，该开口1 14a的尺寸比电极垫113的轮廓尺寸略小，从而电极垫113从开口114a暴露。在这种情况，通过溅射连续淀积由合金例如钛-钨合金构成的下突起层和金膜，从而下突起层115和金薄膜116a每个在硅晶片110上的电极垫113和绝缘膜114的整个表面上形成为几千埃的厚度。金薄膜116a的厚度可以为几百埃。这种情况下，溅射是均匀布置金属微粒的最佳方法。在淀积该膜之前，根据需要进行除去氧化铝膜的处理。

下面参见图15B，将光阻化学试剂滴加到金薄膜116a上并进行旋转涂敷，从而形成厚光阻膜119(具有大约20-30 μ m的厚度)。随后，干燥所形成的光阻膜119，然后掩膜(未显示)与光阻膜119的顶表面对准。该掩膜透光部分的尺寸使得透光部分的外缘位于在电极垫113的外缘和绝缘膜114的开口114a的外缘之间。光阻膜119通过该掩膜曝光并由显影液显影，由此如图15C所示在光阻膜119中形成开口119a。随后，在通过开口119a曝光的金薄膜116a上通过电解电镀淀积金以形成凸块电极116b。在凸块电极116b的顶面水平变得比光阻膜119更高之前停止淀积凸块电极116b，以使凸块电极116b的厚度设置为大约20到30μm。结果，凸块电极116b具有柱状外形以及基本平坦的顶面。

随后，如图15D所示，通过有机溶剂除去光阻膜119。这种情况下，通过碘蚀刻剂蚀刻金薄膜116a，以除去金薄膜116a的不必要的部分，即金薄膜116a不与凸块电极116b对应的部分。在图15E中显示了最终状态。

题目为“Bump Plating Apparatus(凸块电镀设备)”的论文，Kuriyama等，Ebara Engineering Review，No.207，p.34-38(2005-4)，(部分3、凸块工艺，图1)(以下简称为非专利文献1)，包括作为凸块形成方案典型示例的焊接凸块电镀工艺的说明。

日本专利公开No.10-92830(以下简称为专利文献2，第0006段到0008段，图1和2)题目为“Manufacturing method for semiconductor device(半导体器件制造方法)”包括以下说明。

图1 6A到1 6F相当于专利文献2中的图1和2，为显示半导体器件的制造方法的截面图。

参见图16A到16F，将在下面进行说明根据专利文献2中说明的第一实施例的半导体器件的制造方法步骤。

图16A的步骤：