[发明专利]芯片封装基板总成及芯片封装构造

说明书

技术领域

本发明涉及一种用于芯片封装构造的芯片封装基板总成及包含此芯片封装基板总成的芯片封装构造。更详细地来说，关于一种包含多个凸块及多个引脚的芯片封装构造的芯片封装基板总成，及包含此芯片封装基板总成的芯片封装构造。

背景技术

近年来，随着半导体制程技术的不断成熟与发展，各种高效能的电子产品不断推陈出新，而集成电路(Integrated Circuit，IC)芯片的集成度(integration)也不断提高。集成电路芯片封装型态可大致区分为打线接合封装(Wire BondingPackage)、卷带自动接合封装(Tape Automatic Bonding，TAB)与覆晶接合封装(Flip Chip Package)等型式，且每种封装形式均具有其特殊性与应用领域。相较于传统打线接合封装技术，卷带自动接合封装具有可缩小芯片的金属焊垫间距(Pad Pitch)及薄化等优点。

目前运用于液晶显示器驱动IC及行动化电子产品，例如：笔记型电脑、手机、数码相机等的芯片封装中，因可挠性基板具有动态连结、可挠曲性与薄化的特性，故大量地采用为素材。而目前可挠性基板与芯片的接合多运用卷带自动接合封装技术来达成，其中卷带自动接合封装技术又可分成卷带承载封装(Tape CarrierPackage，TCP)及薄膜覆晶封装(Chip-On-Film，COF)二种技术。

卷带自动接合封装构造中，芯片凸块与引脚间须建构电性连接，俾使芯片的数据可藉由凸块及引脚的连接而与其他电路进行信号传输。目前凸块与引脚电性连接的内引脚接合(inner lead bonding，ILB)方法包含有：热压共晶接合(Eutecticbonding)、非导电胶接合(NCP bonding)与异方性导电膜接合(ACF bonding)等。而普遍又采用热压共晶接合，以达到较佳的焊接导电效果。

然而，引脚与芯片凸块之间易有接合强度不足的情形发生，以致于引脚与芯片凸块之间产生剥离的现象，进而导致卷带承载封装(TCP)构造或薄膜覆晶封装(COF)构造的制造良率下降。

因此，为使芯片封装构造中的引脚与凸块的电性连接更稳固，设计一种能加强引脚与凸块连接紧密度的电性连接结构，乃为此业界亟待解决的问题。

发明内容

本发明的一个目的在于提供一种用于芯片封装构造的芯片封装基板总成，其包含可挠性介电层及多个引脚。可挠性介电层上定义有芯片接合区；所述多个引脚形成于可挠性介电层上，各引脚的内端更延伸至芯片接合区内，各内端上形成有尖锐凸起结构。

本发明的另一个目的在于提供一种芯片封装构造，其包含芯片封装基板总成及芯片。芯片封装基板总成包含可挠性介电层及多个引脚，可挠性介电层上定义有芯片接合区；所述多个引脚形成于可挠性介电层上，其中各引脚的内端更延伸至芯片接合区内，各内端上形成有尖锐凸起结构；芯片具有多个凸块。当芯片与芯片接合区对位结合时，尖锐凸起结构适可对应嵌入所述多个凸块中。

本发明中，芯片封装基板总成的引脚内端上形成有尖锐凸起结构，藉此以嵌入芯片的凸块中，因此增加引脚与凸块的接触面积，使引脚与芯片两者更紧密结合，防止引脚剥离情形产生，以达成所欲的电性连接效果，并提升封装良率及可靠度。

在参阅附图及随后描述的实施方式后，所述技术领域具有通常知识者便可了解本发明的目的，以及本发明的技术手段及实施态样。

附图说明

图1为本发明第一实施例的芯片封装构造的剖面图；

图2A为本发明第一实施例的尖锐凸起结构的侧视图；

图2B为本发明第一实施例的尖锐凸起结构的上视图；

图3A为本发明第二实施例的尖锐凸起结构的侧视图；

图3B为本发明第二实施例的尖锐凸起结构的上视图；

图4A为本发明第一实施例的尖锐凸起结构的另一实施态样上视图；以及

图4B为本发明第一实施例的尖锐凸起结构的又一实施态样上视图。

主要元件符号说明：

1：芯片封装构造     10：芯片封装基板总成

100：可挠性介电层   101：芯片接合区

102：引脚         102’：引脚

103：引脚内端     103’：引脚内端

104：增厚层       11：芯片

110：凸块         2：尖锐凸起结构

20：尖凸部        2’：尖锐凸起结构

20’：尖凸部      40：引脚

41、41’：三角柱体

具体实施方式