[发明专利]显示元件及其制造方法

说明书

技术领域

本发明涉及一种显示元件及其制造方法，且特别涉及一种可减少掩模使用数目的显示元件及其制造方法。

背景技术

传统的薄膜晶体管显示元件(TFT Display)在工艺上是使用五道或四道掩模工艺，包括形成栅极(第一金属层)、半导体层、源极和漏极(第二金属层)、保护层和透明电极(例如ITO)等。然而为了简化工艺步骤和节省制造成本，业者仍期望以更少的掩模数目来达到薄膜晶体管的同样效能。

随着显示元件的面板尺寸越来越大，电极导线因阻抗造成的信号延迟会越来越严重，尤其栅极信号线更是如此。因此，如何降低导线的电阻值也成为相关业者在制造大尺寸面板时所需要注意的课题之一。

发明内容

本发明是关于一种显示元件及其制造方法，除了可减少掩模的使用数目，还可降低导线的电阻值，兼具降低制造成本与提升显示元件信号传送速度的优点。

本发明的技术形态是关于一种显示元件的制造方法，这种方法包括：提供一基板，该基板具有一薄膜晶体管区、一像素区、一栅极线(gate line)区与一数据线(data line)区；依序形成一透明导电层与一第一金属层于基板上；图案化透明导电层与第一金属层，以分别于薄膜晶体管区、像素区、栅极线区与数据线区的末端内形成一导电叠层(conductive stack layer)，其中导电叠层包括透明导电层与第一金属层；依序形成一第一绝缘层与一半导体层于基板上，并覆盖导电叠层；图案化第一绝缘层与半导体层，以于薄膜晶体管区的导电叠层上形成一图案化第一绝缘层与一图案化半导体层；形成一第二金属层于基板上，并覆盖图案化半导体层与导电叠层；形成一第一光致抗蚀剂层于第二金属层上；以第一光致抗蚀剂层为掩模图案化第二金属层与第一金属层，其中在薄膜晶体管区中形成一沟道；以及加热第一光致抗蚀剂层使其热回流(thermal reflow)，且部分的第一光致抗蚀剂层保护沟道。

本发明的另一技术形态是关于一种显示元件，这种显示元件包括：一基板，具有一薄膜晶体管区、一像素区、一电容区、一栅极线区与一数据线区；一导电叠层，设置于基板的薄膜晶体管区、电容区与栅极线区内，其中导电叠层包括一透明导电层与一第一金属层，其中透明导电层包括设置于像素区；一图案化第一绝缘层，配置于基板的薄膜晶体管区与电容区的导电叠层上；一图案化半导体层，设置于基板的薄膜晶体管区的图案化第一绝缘层上；一图案化第二金属层，包括源极与漏极图案、一第二金属电容图案、一栅极线路图案与一数据线，其中源极与漏极图案配置于薄膜晶体管区的图案化半导体层上，第二金属电容图案配置于电容区的图案化第一绝缘层之上，栅极线路图案配置于栅极线区的导电叠层上且导电叠层与栅极线路图案构成一栅极线，以及数据线位于数据线区并电性连接至源极图案，而图案化第二金属层暴露出像素区部分的透明导电层作为一像素电极；以及一光致抗蚀剂层，覆盖于图案化第二金属层上，光致抗蚀剂层为一有机材料。

为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附附图，作详细说明如下。

附图说明

图1A至图1F绘示依照本发明第一实施例的显示元件的制造方法。

图2A至图2C分别绘示图1A、图1B和图1F的俯视图。

图3是绘示依照本发明第二实施例的显示元件制造方法的步骤之一。

图4为图3的俯视图。

图5A至图5E绘示一制造方法，以形成第二实施例的图3中薄膜晶体管区和电容区的结构。

图6A至图6G绘示依照本发明第三实施例的显示元件的制造方法。

图7A至图7C分别绘示图6A、图6B和图6G的俯视图。

图8A至图8E绘示一制造方法，以形成第三实施例的图6B中薄膜晶体管区和电容区的结构。

其中，附图标记说明如下：

9：基板                             10：导电叠层

101：透明导电层                     103：第一金属层

11：栅极线区                        113：第二金属层

115：第一光致抗蚀剂层               115’：热回流后的第一光致抗蚀剂层

117：栅极接垫(pad)                  118：数据接垫

119：三层导体堆叠结构               13：薄膜晶体管区

15：像素区                          17：电容区