[发明专利]DRAM控制装置以及DRAM控制方法

说明书

本发明是申请人松下电器产业株式会社于2004年12月24日提出的申请号为200410103659.6的、发明名称为“DRAM控制装置以及DRAM控制方法”发明申请的分案申请。

技术领域

本发明涉及一种为进行例如图形处理，而控制具有突发式传输功能的DRAM(Dynamic Random Access Memory)的访问控制技术。

背景技术

至今的图形处理装置中，为了降低成本，主流是不采用专用的图像存储器，帧缓冲区在SDRAM(SynchronousDRAM，同步DRAM)中与其它处理数据一起存储。这种情况下，将图形数据写入帧缓冲区时，运算图形数据的像素位置和像素数据，并将像素数据写入与像素位置相应的SDRAM内的帧缓冲区。另一方面，在将帧缓冲区的绘图数据在显示装置上显示时，与显示画面的光栅扫描同步，依次读取各像素位置的像素数据并显示。

这样，由于低成本化，在通常的数据区和帧缓冲区与SDRAM共存的情况下，SDRAM访问的带宽越来越增大了。

SDRAM具有这样的长处：在按地址顺序访问时，能够根据突发传输功能削减访问时的资源消耗。与此相反，存在这样的缺点：在按与地址顺序不同的方式进行访问时，在每次访问时需要将预充电命令和有效命令输入到SDRAM。因此，在进行显示处理或写入多个线段数据处理等情况下，如果地址和像素数据只是单纯的一对一关系，很明显会发生很大资源消耗。

接着来说明关于解决这个问题的以往技术。

以下，作为DRAM，就以内置4个存储单元的SDRAM为例进行说明。这里假定的SDRAM，数据线宽度为32位，每1个行地址的列地址数为256列。还有，作为命令的执行间隔条件(tRRD)，是指有效命令在空出一个循环后而必须执行这样的条件。然后，作为SDRAM的控制信号的CS(片选信号)、CKE(时钟有效信号)以负逻辑来说明。

而且，本说明书的说明中，将选择内置DRAM的某存储单元的某行地址，记为“使行地址有效”。而且，对于DRAM，为进行某动作而输入的控制信号组记为“命令”。例如，为使某行地址有效而输入到DRAM的控制信号组记着“有效命令”。

图20为以往的DRAM控制装置的概略构成，图21为表示图20的接口部120的内部构成框图。图20中，101A为第1个SDRAM(SDRAM1)，101B为访问第2个SDRAM(SDRAM2)，102为访问第1以及第2个SDRAM101A、101B的微处理器。而且，CS1、CS2为片选信号、CKE为时钟有效信号、RAS、CAS、WE为执行命令的控制信号，BA为存储单元选择信号。

图22为图20以及图21的构成中帧缓冲区的地址映射的一例。在图22中，例如表示(SDRAM、Bank0、Row2)的1划分表示一个绘图块BL，具有一个行地址所指的存储容量。这里，1个行地址含有占256列地址大小的容量。

图23为1个绘图块中的地址映射的详细图。图23的例中，1个绘图块中含有的256列地址按横8列，纵32行的2维映射。1个列地址具有32位的存储元件。因此，在1个像素占8位的绘图数据的情况下，1个列地址中能够存储4个像素的量的绘图数据。

关于图20以及图21的以往构成中访问的动作进行说明。

(1)进行显示处理的情况(图24)

(步骤1)

接口部120中，CPU201，在图形参数寄存器203中，设置传输开始坐标、帧号码、绘图数据信息(色深、矩形/行)、横幅字数、以及纵宽行数。

(步骤2)

CPU201向控制器205，输出表示传输要求的请求信号。

(步骤3)

控制器205，首先将接收传输要求的响应信号输出到CPU201。其次，参照图形参数寄存器203，从横幅字数和纵宽行数，决定哪4个存储单元为有效。这里，(SDRAM1、Bank0、Row0)、(SDRAM1、Bank1、Row0)、(SDRAM1、Bank2、Row1)、(SDRAM1、Bank3、Row1)分别为有效。然后，参照有效行地址存储部207查找现在的有效存储单元，判断是否有必要发出预充电命令/有效命令。这里，为不需要发出。

(步骤4)

2维的地址生成部204参照图形参数寄存器203，从传输开始坐标、帧号码以及绘图数据信息，算出在SDRAM上开始写入的地址，将算出的存储单元Bank、行地址Row、以及列地址Col，输出到地址及控制信号输出部208。

(步骤5)