[发明专利]动态半导体存储装置及操作该装置的方法

说明书

技术领域

本发明涉及动态半导体存储装置和用于操作该装置的方法，并且更特别地，涉及DRAM(动态随机存取存储器)和用于操作该装置的方法。

背景技术

通常，SRAM(静态随机存取存储器)，其操作得快于DRAM，用作诸如路由器或集线器之类的通信设备的存储器，或用作CPU(中央处理单元)的高速缓存。然而，由于高效和多功能设备的发展，要求容量的增加，且由于用于DRAM的每位的成本更低，所以SRAM越来越多地由DRAM代替。通过使用DRAM，可以容易地改善用于宽I/O(输入/输出)或多排(multibank)的带宽。然而，与SRAM相比，DRAM在随机存取所需的周期时间和读/写速度上明显较差。因此，限制了DRAM的使用。

日本未审查专利公开(Kokai)No.2001-84767(专利文档1)公开了包括传感放大器的DRAM，如附图中的图4所示(参照专利文档1的图3)。在该公开中，P型传感放大器PSA由一对位线BL和/BL共享，且连接在共享线SA和/SA之间。位线BL和/BL通过隔离器BLI与共享线SA和/SA分离。N型传感放大器NSA连接在位线BL和/BL之间。均衡晶体管N20连接在位线BL和/BL之间，其响应于均衡信号EQN而导通。通过均衡晶体管N20将位线BL和/BL均衡至半电源电压VDD/2。N沟道MOS晶体管N10和N11的阈值电压设置为低，如大约0.2V，使得N型传感放大器NSA可以检测半电源电压VDD/2附近的电势差。此外，为防止响应于该半电源电压VDD/2导通晶体管N10和N11且偶然地开始N型传感放大器NSA的操作的现象，将设置晶体管(set transistor)N21连接在晶体管N10和N11的源极与接地端子GND之间。当在接收到设置信号SETN时导通设置晶体管N21时，N型传感放大器NSA开始操作。

存在问题：由于将位线BL和/BL预充电为半电源电压VDD/2，所以对于预先充电消耗很长时间。此外，存在问题：由于N型传感放大器NSA的操作需要等到设置晶体管N21导通为止才能开始，所以还需要用于检测和放大的很长时间。另外，存在问题：当设置晶体管N21导通时，相邻位线BL和/BL之间产生耦合噪声。

日本未审查专利公开(Kokai)No.2005-50439(专利文档2)公开了包括传感放大器的DRAM，如附图中的图5所示(参照专利文档2中的图1)。在该公开中除了N型传感放大器NSA的连接之外，该DRAM与专利文档1中的DRAM类似。也就是说，晶体管N10和N11的栅极与位线/BL和BL连接，而漏极与共享线SA和/SA连接。当晶体管P1响应于均衡信号EQP而导通时，均衡共享线SA和/SA，并且将其预充电至略低于电源电压VDD(＝1.6V)的1.2V。另一方面，当晶体管N20响应于均衡信号EQN而导通时，均衡位线BL和/BL。由于共享线SA和/SA上的电压由隔离器BLI的晶体管N6和N7箝位，所以将位线BL和/BL预充电至0.4V，其比共享线SA和/SA的1.2V低了与晶体管N6和N7的阈值电压(0.8V)相等的值。

根据该DRAM，由于将位线BL和/BL的寄生电容减小了与晶体管N10和N11的漏极电容相等的值，所以位线/BL和BL之间的电势差通过读操作略有增加。然而，在设置晶体管N21响应于设置信号SETN而导通之后完成共享线SA和/SA上的电压的放大。因此，数据读时间段短于专利文档1中所要求的时间段；然而，由于N型传感放大器NSA的操作要等到设置晶体管N21导通为止才开始，因此数据读时间段延长了与该等待时间相等的值。

此外，Barth等人(非专利文档1)公开了包括传感放大器的DRAM，如附图中的图6所示(参照非专利文档1中的图8)。在该文档中，排列位线预充电电路PC，并且响应于均衡信号EQN，将位线/BL和BL预充电至地电压GND。此外，参考存储单元RMC与位线/BL连接，该位线/BL不同于与存储单元MC连接的位线BL。当晶体管N2响应于预充电请求信号REQP而导通时，将半电源电压VDD/2施加到参考存储单元RMC。参考字线(word line)RWL与字线WL一起激活，并且将电荷再分布至位线/BL和参考存储单元RMC中。传感放大器PSA和NSA采用位线/BL的电压作为参考电压，并且检测和放大位线/BL和BL之间的电势差。

在这种情况下，不共享传感放大器PSA和NSA。位线/BL和BL通过列选择栅极N14和N15与本地数据线LDL和/LDL连接，并且还通过本地读/写电路1与全局数据线GDL和/GDL连接。