[发明专利]半导体集成电路及其制造方法

权利要求书

1.一种半导体集成电路，其特征在于，包括：

CMOS电路，在有源模式期间处理输入信号；

控制开关，分别向上述CMOS电路的PMOS的N阱和NMOS的P阱供给PMOS衬底偏压和NMOS衬底偏压；以及

控制存储器，存储指示是否至少在上述有源模式期间从上述控制开关分别向上述CMOS电路的上述PMOS的上述N阱和上述NMOS的上述P阱供给上述PMOS衬底偏压和上述NMOS衬底偏压的控制信息。

2.根据权利要求1所述的半导体集成电路，其特征在于：

上述控制存储器是非易失性存储器，

判别上述CMOS电路的上述PMOS和上述NMOS的至少一方的阈值电压是低还是高的判别信息能存储在上述控制存储器的上述非易失性存储器内。

3.根据权利要求2所述的半导体集成电路，其特征在于：

对上述CMOS电路的上述PMOS的源极供给第一工作电压，对上述NMOS的源极供给第二工作电压，

上述半导体集成电路，包括

产生与第一工作电压相比为高电平的上述PMOS衬底偏压的第一电压发生部；以及

产生与第二工作电压相比为低电平的上述NMOS衬底偏压的第二电压发生部。

4.根据权利要求2所述的半导体集成电路，其特征在于：

对上述CMOS电路的上述PMOS的源极供给第一工作电压，对上述NMOS的源极供给第二工作电压，

上述控制开关在待机模式期间对上述PMOS的上述N阱施加比相对于上述第一工作电压为反向偏置的上述PMOS衬底偏压更高的N阱待机电压，

上述控制开关在上述待机模式期间对上述NMOS的上述P阱施加比相对于上述第二工作电压为反向偏置的上述NMOS衬底偏压更低的P阱待机电压。

5.根据权利要求2所述的半导体集成电路，其特征在于：

对上述CMOS电路的上述PMOS的源极供给第一工作电压，对上述NMOS的源极供给第二工作电压，

相对于对上述CMOS电路的上述PMOS的上述源极供给的上述第一工作电压，将供给上述N阱的上述PMOS衬底偏压设定为反向偏置；相对于对上述CMOS电路的上述NMOS的上述源极供给的上述第二工作电压，将供给上述P阱的上述NMOS衬底偏压设定为反向偏置，

通过将被设定为电平比上述第一工作电压高的上述PMOS衬底偏压供给到上述N阱，而将具有上述N阱的上述PMOS控制为高阈值电压、低泄漏电流的状态，通过将被设定为电平比上述第二工作电压低的上述NMOS衬底偏压供给到上述P阱，而将具有上述P阱的上述NMOS控制为高阈值电压、低泄漏电流的状态。

6.根据权利要求2所述的半导体集成电路，其特征在于：

对上述CMOS电路的上述PMOS的源极供给第一工作电压，对上述NMOS的源极供给第二工作电压，

相对于对上述CMOS电路的上述PMOS的上述源极供给的上述第一工作电压，将供给上述N阱的上述PMOS衬底偏压设定为正向偏置；相对于对上述CMOS电路的上述NMOS的上述源极供给的上述第二工作电压，将供给上述P阱的上述NMOS衬底偏压设定为正向偏置，

通过将被设定为电平比上述第一工作电压低的上述PMOS衬底偏压供给到上述N阱，将具有上述N阱的上述PMOS控制为低阈值电压、高泄漏电流的状态，通过将电平设定为比上述第二工作电压高的上述NMOS衬底偏压供给上述P阱，将具有上述P阱的上述NMOS控制为低阈值电压、高泄漏电流的状态。

7.根据权利要求2所述的半导体集成电路，其特征在于：

上述控制开关，包括对上述CMOS电路的上述PMOS的上述N阱供给上述PMOS衬底偏压的第一控制开关和对上述CMOS电路的上述NMOS的上述P阱供给上述NMOS衬底偏压的第二控制开关，

上述控制存储器，包括第一控制存储器和第二控制存储器，所述第一控制存储器，存储指示是否至少在上述有源模式期间从上述第一控制开关向上述CMOS电路的上述PMOS的上述N阱供给上述PMOS衬底偏压的第一控制信息；所述第二控制存储器，存储指示是否至少在上述有源模式期间从上述第二控制开关向上述CMOS电路的上述NMOS的上述P阱供给上述NMOS衬底偏压的第二控制信息。