[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及集成电路，特别涉及浅沟槽隔离区的结构及其形成方法。

背景技术

在过去数十年间，由于半导体装置的尺寸与内在结构的缩减，半导体装置在速度、性能、密度、与集成电路的每单位功能的成本等方面也获得持续的改善。随着集成电路的尺寸持续缩减，用来改善金属氧化物半导体(metal-oxide-semiconductor；MOS)装置的传统方法，例如缩减金属氧化物半导体装置的栅极长度，已经面临瓶颈。为了进一步改善金属氧化物半导体装置的性能，可将应力引入金属氧化物半导体装置的沟道区，以改善载流子的迁移率。通常，我们希望将沿着源极至漏极方向的拉应力引入N型金属氧化物半导体装置的沟道区中，而将沿着源极至漏极方向的压应力引入P型金属氧化物半导体装置的沟道区中。

一种用以对P型金属氧化物半导体装置的沟道区施加压应力的常用方法，就是沿着源极至漏极的方向生长出硅锗(SiGe)应力源(stressor)。此方法通常包含下列步骤：形成栅极堆叠结构于半导体衬底上；形成栅极间隔物于上述栅极堆叠结构的侧壁上；沿着上述栅极间隔物在上述半导体衬底中形成凹部(recess)；以外延成长的步骤在上述凹部中生长出硅锗应力源；然后施以退火。由于硅锗的晶格常数大于硅，故其对位于源极硅锗应力源与漏极硅锗应力源之间的沟道区施加压应力。同样地，对于N型金属氧化物半导体装置，可形成能够提供拉应力的应力源，例如硅碳(SiC)应力源。

虽然具有硅锗应力源或硅碳应力源的传统金属氧化物半导体装置可展示出相当优异的性能，但是对于集成电路的微小化例如32nm或更小的技术而言，硅锗应力源或硅碳应力源所施加的应力的松弛效应变得愈来愈严重，因而导致所完成的金属氧化物半导体装置的应力无法达成设计上的需求。因此，业界需要新颖的半导体结构，以对较小尺度的金属氧化物半导体装置的沟道区提供较大的应力。

发明内容

有鉴于此，本发明提供一种半导体结构，包含：半导体衬底；开口，位于上述半导体衬底中；顺应性的半导体层，位于上述开口中，并覆盖上述开口的底部与侧壁，其中上述半导体层与上述半导体衬底包含不同的材料；金属氧化物半导体装置，具有位于该半导体衬底中且未位于该顺应性的半导体层中的源/漏极区，其中该源/漏极区邻接该顺应性的半导体层；以及介电材料，位于上述半导体层上，并填入上述开口的剩余部分。

上述半导体结构中，该顺应性的半导体层可包含外延材料，该外延材料选自以下物质组成的族群：硅锗与硅碳。

上述半导体结构中，该硅锗可包含20原子百分比至30原子百分比的锗。

上述半导体结构中，该硅碳可包含小于2原子百分比的碳。

上述半导体结构中，该顺应性的半导体层可实质上为顺应性层。

上述半导体结构中，该顺应性的半导体层可具有上缘，该半导体层的上缘实质上与该介电材料的上表面高度相等。

上述半导体结构中，该顺应性的半导体层具有上缘，该半导体层的上缘低于该介电材料的上表面，且该介电材料延伸至该半导体层的上缘之上。

上述半导体结构还可包含具有应力源的金属氧化物半导体装置，其中该应力源与该半导体层相邻，且其中该应力源与该半导体层具有相同形式的固有应力。

本发明还公开一种半导体结构，包含：半导体衬底；浅沟槽隔离区，具有介电质区，上述介电质区从上述半导体衬底的实质上的上表面延伸进入上述半导体衬底中；顺应性的外延线层，将上述介电质区与上述半导体衬底分离，其中上述外延线层与上述半导体衬底具有不同的晶格常数；以及金属氧化物半导体装置，具有位于该半导体衬底中且未位于该顺应性的外延线层中的源/漏极区，其中上述源/漏极区与上述顺应性的外延线层相邻。

上述半导体结构中，该金属氧化物半导体装置还可包含源/漏极应力源，且其中该源/漏极应力源与该顺应性的外延线层对该金属氧化物半导体装置的沟道区施加相同形式的应力。

上述半导体结构中，该顺应性的外延线层可实质上为顺应性层。

上述半导体结构中，该顺应性的外延线层可延伸至该浅沟槽隔离区的上表面。

上述半导体结构中，该顺应性的外延线层的上缘可低于该浅沟槽隔离区的上表面。

上述半导体结构中，该顺应性的外延线层可包含一材料，该材料选自以下物质组成的族群：硅锗与硅碳。

上述半导体结构还可包含：蚀刻停止层，位于该金属氧化物半导体装置上，其中该蚀刻停止层与该外延线层对该金属氧化物半导体装置的沟道区施加相同形式的应力。