[发明专利]测试系统

说明书

技术领域

本发明相关于测试系统，尤指一种可同时测试多个待测试 芯片的测试系统。

背景技术

为了确保集成电路(integrated circuit，IC)出货时的品质， 在完成制造过程之后，一般都会对每一个IC执行测试，制造商 会依据对IC执行测试的结果，来决定此个IC是否合格，并据以 判断是否可将此个IC供应给下游的厂商。

请参阅图1，图1所示为一般单个芯片进行测试的示意图。 如图1所示，测试机(Tester)10会通过通用仪器总线(General Purpose Instrument Bus，GPIB)12送出的控制指令(Command)来 控制量测仪器14，再通过量测仪器14对待测试芯片16进行量测， 最后再将待测试芯片16所产生的测试结果T_R回传到测试机10 中进行数据分析后，由测试机10判定待测试芯片16是否通过测 试。此种方式在同一时间内测试机10仅能量测单个待测试芯片 16，对于目前大量生产的商业模式而言，在实际应用上会收到 一定的限制。

请参阅图2，图2所示为一般多个芯片进行测试的示意图。 测试机20通过通用仪器总线(GPIB)22送出控制指令(Command) 分别控制量测仪器241～243，再通过量测仪器241～243切换继 电器(Relay)261～263，选择其分别对应的待测试芯片281～283 来进行量测，最后再将待测试芯片281～283的测试结果T_R1～ T_R3，回传到测试机20中进行数据分析。但因为测试机20的指令 地址(Address)同一时间内仅能给一台量测仪器使用，所以需利 用继电器261～263进行量测的控制，此种串行式的芯片测试架 构，虽然可以在同一工作周期内量测多个待测试芯片281～283， 但亦需花费相当多的时间来进行测试。

采用上述两种方式进行芯片测试时，当需要进行测试的芯 片数量相当多时，将会耗费相当多的时间才能完成测试。因此， 如何在不大幅增加成本的条件下达成一次测试多个芯片的目 的，以提升芯片测试的速率，已成为芯片测试的一个重要课题。

发明内容

因此，本发明的目的之一，在于提供一种可同时测试多个 芯片的测试系统，以解决已知技术所面临的问题。

本发明揭露一种测试系统，用来测试多个待测试元件 (device under test，DUT)。该测试系统包括有一测试主机以及 多个处理器。测试主机用来提供多个控制信号，并依据该多个 待测试元件所产生的多个量测结果，决定该多个待测试元件的 测试结果。多个处理器耦接于该测试主机，用以依据该多个控 制信号，产生多个测试信号，其中该多个待测试元件依据该多 个测试信号，分别产生相应的量测结果；多个量测仪器，其中 每一量测仪器耦接于该多个处理器其中之一以及该多个待测试 元件其中之一，用以依据该多个测试信号其中之一，对相应的 待测试元件进行量测。

本发明所述的测试系统，该测试主机依据该多个量测结果 产生一接口控制信号，再依据该接口控制信号决定该多个待测 试元件的测试结果。

本发明所述的测试系统，该接口控制信号包括有多个测试 结束信号分别表示不同的待测试元件完成测试、一测试成功信 号以表示对应于一测试结束信号所完成测试的一待测试元件通 过测试、以及一测试失败信号以表示对应于一测试结束信号所 完成测试的另一待测试元件未通过测试。

本发明所述的测试系统，该多个处理器分别包括有一传输 接口，其中每一该传输接口耦接于该多个量测仪器其中之一， 用以传输该多个测试信号其中之一至相应的量测仪器。

本发明所述的测试系统，所述传输接口分别为一通用仪器 总线。

本发明所述的测试系统，该测试主机包括有一第一传输总 线，耦接于该多个处理器，用以分别传送该多个控制信号至相 应的处理器，并用以接收相应的量测结果。

本发明所述的测试系统，该多个处理器分别包括有一第二 传输总线，耦接于该第一传输总线，用以分别接收自该第一传 输总线所传输的相应的控制信号，并用以分别传送相应的量测 结果。

本发明所述的测试系统，该多个处理器分别包括有一暂存 器，用以分别储存该多个待测试元件所产生的相应的量测结果。