[发明专利]一种具有多种逻辑功能的比较器

权利要求书

1.一种具有多种逻辑功能的比较器，其特征在于：所述比较器包括第一差动比较器电路，第二差动比较器电路，逻辑综合电路；所述第一差动比较器电路产生比较结果，输入到逻辑综合电路的输入端作为逻辑运算的一个变量，还会产生控制第二差动比较器电路工作与否的信号，输入到第二差动比较器电路的控制端来实现低功耗的管理；所述第二差动比较器电路产生比较结果，输入到逻辑综合电路的另一个输入，作为逻辑运算的另一个变量，同时产生屏蔽第一差动比较器电路输出结果的信号到逻辑综合电路，来辅助实现逻辑功能；所述逻辑综合电路对第一差动比较器电路和第二差动比较器电路的比较结果进行逻辑运算，并将结果输出。

2.根据权利要求1所述的一种具有多种逻辑功能的比较器，其特征在于：所述的第一差动比较器电路，由PMOS管M1和M2、NOMS管M3和M4以及辅助电流源I构成；PMOS管M1和M2的栅极作为差动对的输入端，其中PMOS管M1的栅极接输入电压信号Vin1，PMOS管M2的栅极接输入电压信号Vin2，两者的源端相连，又接到了辅助电流源I的输出，而辅助电流源I的输入接电源Vcc；PMOS管M1的漏极接NOMS管M3的栅极和漏极，同时又接到了第二差动比较器电路中尾电流源NMOS管M5的栅极；PMOS管M2的漏极接NOMS管M4的栅极和漏极，同时又接到逻辑综合电路中NMOS管M12的栅极和PMOS管M10的漏极；NOMS管M3和M4的源极同时连接到了地Vss。

3.根据权利要求1所述的一种具有多种逻辑功能的比较器，其特征在于：所述的第二差动比较器电路，由NMOS管M6和M7、PMOS管M8和M9，以及NMOS管M5构成；NMOS管M6和M7的栅极作为差动对的输入端，其中M6的栅极接输入电压信号Vin4，M7的栅极接输入电压信号Vin3，两者的源端相连，又接到了NMOS管M5的漏极；NMOS管M5的栅极连接第一差动比较器电路中PMOS管M1、NMOS管M3的漏极以及M3的栅极，NMOS管M5的源极接地Vss；NMOS管M6的漏极接PMOS管M8的栅极和漏极，以及逻辑综合电路中PMOS管M10的栅极，NMOS管M7的漏极接PMOS管M9的栅极和漏极，以及逻辑综合电路中PMOS管M11的栅极；PMOS管M8和M9的源极又同时接到了电源Vcc。

4.根据权利要求1所述的一种具有多种逻辑功能的比较器，其特征在于：所述的逻辑综合电路，由PMOS管M10和M11，NMOS管M12，以及反相器INV构成；PMOS管M10源极接电源Vcc，其栅极接第二差动比较器电路中NMOS管M6和PMOS管M8的漏极以及PMOS管M8的栅极，PMOS管M10漏极接NMOS管M12栅极，又接到第一差动比较器电路中PMOS管M2和NMOS管M4的漏极以及NMOS管M4的栅极；PMOS管M11源极接电源Vcc，其栅极接第二差动比较器电路中NMOS管M7和PMOS管M9的漏极以及PMOS管M9的栅极，PMOS管M11漏极与NMOS管M12漏极相连，构成输出F；NMOS管M12源极接地Vss，NMOS管M12栅极接M10漏极，又接到第一差动比较器电路中PMOS管M2和NMOS管M4的漏极以及NMOS管M4的栅极；输出F接反相器INV的输入，INV输出为