[发明专利]一种具有多种逻辑功能的比较器

说明书

技术领域

本发明为一种具有多种逻辑功能的比较器，属于电子技术领域，特别涉及在数模混合集成电路设计中，数模信号转换所需比较器的设计。

背景技术

比较器广泛应用于数模混合集成电路中，模拟信号到数字信号的转换过程。在数—模转换过程中，首先必须对输入进行采样。接着，经过采样的信号通过比较器以决定模拟信号的数字值，而在电路设计中，经常需要对一些比较器产生的比较结果，即这些数字值，进行逻辑运算。在这些逻辑运算中，往往只要知道其中一个信号的值，也就是由一个比较器产生的比较结果，就可以得出逻辑运算的结果，而并不需要其他比较器的结果，例如，比较器CPA和CPB的输出结果A和B要进行逻辑运算：F=AB‾,]]>当A为低电平时，无论B为高或低电平结果都为高，也就是不需要比较器CPB的结果，那么CPB就可以不工作。设想，如果这些比较器可以选择性的工作，那么就大大降低了功耗。

普通的比较器结构，加上对其比较结果进行逻辑运算的电路可以实现该发明电路功能。而普通方法中，每个比较器无论其输出结果对逻辑运算结果有作用与否，都在工作，这样会增大电路的功耗。而且要实现不同的逻辑功能就需要不同的逻辑综合电路，若要实现很多种逻辑运算，整个电路的规模会很大。如此高功耗，规模又庞大的电路不符合集成电路发展的趋势。

发明内容

本发明的目的是针对上述现有技术的不足，提供一种具有多种逻辑功能的比较器电路，该电路具有多种逻辑功能，与普通方法相比较功耗低得多，以此方法为基础，可以衍生出对更多比较器输出信号进行更多种逻辑运算的电路。

为解决上述技术问题，本发明所采用的技术方案是这样的：

一种具有多种逻辑功能的比较器，包括：第一差动比较器电路，第二差动比较器电路，逻辑综合电路；所述第一差动比较器电路产生比较结果，输入到逻辑综合电路的输入端作为逻辑运算的一个变量，还会产生控制第二差动比较器电路工作与否的信号，输入到第二差动比较器电路的控制端，来实现低功耗的管理；所述第二差动比较器电路产生比较结果，输入到逻辑综合电路的另一个输入作为逻辑运算的另一个变量，同时产生屏蔽第一差动比较器电路输出结果的信号到逻辑综合电路，来辅助实现逻辑功能；所述逻辑综合电路，对两个比较器的比较结果进行某种逻辑运算，并将结果输出。

所述的第一差动比较器电路，由PMOS管M1和M2、NOMS管M3和M4以及辅助电流源I构成；PMOS管M1和M2的栅极作为差动对的输入端，其中PMOS管M1的栅极接输入电压信号Vin1，PMOS管M2的栅极接输入电压信号Vin2，两者的源端相连，又接到了辅助电流源I的输出，而辅助电流源I的输入接电源Vcc；PMOS管M1的漏极接NOMS管M3的栅极和漏极，同时又接到了第二差动比较器电路中尾电流源NMOS管M5的栅极；PMOS管M2的漏极接NOMS管M4的栅极和漏极，同时又接到逻辑综合电路中NMOS管M12的栅极和PMOS管M10的漏极；NOMS管M3和M4的源极同时连接到了地Vss。

所述的第二差动比较器电路，由NMOS管M6和M7、PMOS管M8和M9，以及NMOS管M5构成；NMOS管M6和M7的栅极作为差动对的输入端，其中M6的栅极接输入电压信号Vin4，NMOS管M7的栅极接输入电压信号Vin3，两者的源端相连，又接到了NMOS管M5的漏极；NMOS管M5的栅极连接第一差动比较器电路中PMOS管M1、NMOS管M3的漏极以及M3的栅极，NMOS管M5的源极接地Vss；NMOS管M6的漏极接PMOS管M8的栅极和漏极，以及逻辑综合电路中PMOS管M10的栅极，NMOS管M7的漏极接PMOS管M9的栅极和漏极，以及逻辑综合电路中PMOS管M11的栅极；PMOS管M8和M9的源极又同时接到了电源Vcc。