[发明专利]半导体元件测试结构

说明书

技术领域

本发明涉及半导体元件的测试系统，特别涉及用以形成具有超细间距(ultra-fine pitch)探针卡(probe card)的系统及方法。

背景技术

在集成电路及其它半导体元件的制造中，必须测试电路及元件以确保元件已顺利制成。这些测试的执行通常是通过将测试探针卡(test probe card)接触半导体芯片的相关区域，并执行一个或多个功能性测试。目前有两种主要的探针卡被用来完成这些连接以测试元件。

图1显示一种探针卡100的平面图，探针卡100用以测试半导体芯片(未显示)。此种探针卡100使用了一系列的悬臂连接器101，且这些悬壁连接器101从探针卡100的边缘而朝内辐射状排列。当降低探针卡100至将被测试的半导体元件上时，悬臂连接器101连接至半导体元件上的相应的接垫以形成测试所需的电性连接。不幸地，这种探针卡100受限于只能测试位于半导体元件边缘的接垫而无法测试位于元件中心区域的接垫。

图2显示另一种探针卡200的部分剖面图，这种探针卡200使用电性连接201的阵列以连接至半导体元件(未显示)的边缘以外的区域。在这种探针卡200中，电性连接201彼此很靠近地排列在一阵列中，且电性连接201的形状经设计而可吸收一些当探针卡200降低至将被测试的半导体元件上时所造成的冲击震荡。然而，这种探针卡200的最小间距(即电性连接201间的距离)受限于电性连接201的结构及形状，且目前这种探针卡200可达到的最小间距仅约175微米。

然而，当半导体元件的尺寸不断地缩小，这些形式的探针卡将无法充分地测试需要较小探针间距的半导体元件。因此，业界急需一种具有较小间距的探针卡。

发明内容

本发明的目的在于提出一种半导体元件的测试结构，其具有较小间距的探针卡。

本发明提供一种半导体元件测试结构，包括具有第一侧边及第二侧边的基底，且第一侧边及第二侧边位于基底的相反侧，以第一间距设置在基底中的多个金属插塞，并从第一侧边穿过基底而延伸至第二侧边，电性连接至基底的第一侧边上的多个金属插塞的第一电性连接器，位于基底及基底的第二侧边上的多个金属插塞上的第一介电层，位于第一介电层上的第一金属层，第一金属层具有第一多个分隔部分，每个第一多个分隔部分具有一部分延伸穿过第一介电层并电性连接至相应的多个金属插塞，以及多个探针，以不同于第一间距的第二间距设置在相应的第一多个分隔部分上，探针具有较高部分及较低部分，且较高部分小于较低部分。

如上所述的半导体元件测试结构，其中所述多个金属插塞的该第一间距大于所述多个探针的该第二间距。

如上所述的半导体元件测试结构，其中该第二间距小于约50微米。

如上所述的半导体元件测试结构，其中所述多个探针包括一镍/钴合金。

如上所述的半导体元件测试结构，还包括：

一空间转换层，该空间转换层具有一第一组接垫，位于该空间转换层的一第一侧边上，该第一组接垫连接至对应的该第一电性连接器，且该空间转换层具有一第二组接垫，位于该空间转换层上的与该第一组接垫相反的一侧边上，该第二组接垫的间距大于该第一组接垫；以及

一底胶材料，形成于该基底与该空间转换层之间。

如上所述的半导体元件测试结构，还包括：

一印刷电路板，具有一第三组接垫；以及

可压缩连接器，位于该第三组接垫与该空间转换层之间，且该可压缩连接器将该第三组接垫电性连接至对应的该第二组接垫。

本发明还提供一种半导体元件测试结构，包括印刷电路板，具有位于印刷电路板上的空间转换层的第一组接垫，且空间转换层包括位于空间转换层的第一表面上且面向印刷电路板空间转换层的第二组接垫，位于空间转换层的第二表面上且背对印刷电路板的第三组接垫，第三组接垫具有第一间距，以及电性连接第二组接垫与第三组接垫的导电线路。印刷电路板还包括位于第一组接垫与第二组接垫之间的第一多个连接器，第一多个连接器以第二间距排列，其中第二间距大于第一间距，位于空间转换层上的基底，位于基底中且延伸穿过整个基底的多个金属插塞，电性连接至基底的侧边上的金属插塞且电性连接至第三组接垫的第二多个连接器，电性连接至相应的多个金属插塞且具有第三间距的多个探针，其中第三间距小于第一间距，且多个探针具有较高部分及较低部分，其中较高部分小于较低部分，以及位于多个探针与多个金属插塞之间的一层或多层金属层，一层或多层金属层将多个探针电性连接至相应的多个金属插塞。

如上所述的半导体元件测试结构，还包括一金属护盖于每个所述多个探针上。