[发明专利]半导体装置及半导体装置的制造方法

说明书

技术领域

本发明涉及半导体装置及半导体装置的制造方法，尤其涉及作为称作晶片等级CSP的半导体装置及半导体装置的制造方法。

背景技术

以往，为适应半导体装置的小型化的要求，使用被称作晶片级CSP(芯片级封装，Chip Scale Package)样式的半导体装置。

晶片级CSP(以下标记为“WL-CSP”)是指在进行晶片(ウエ一ハ，wafer)的切断(切割)前，形成具有封装封装功能的构造，在切割后，即变为需要的半导体装置，可向安装基板进行安装。在WL-CSP中，因为未设有以往的称作封装的容器状的构造物，所以该部分可小型化。

在WL-CSP的制造工序中，根据通常的半导体芯片(チツプ，chip)的制造工序，在由位置线进行区域分割的、晶片上的各半导体芯片的形成区域上形成期望的半导体回路。此外，在各半导体芯片的形成区域上，形成用于输入输出该半导体回路中使用的信号或施加驱动用电压或接地电压等的电极。

此处，与外部的配线电连接的电极期望配设在平坦面上。因此，在晶片的上表面上利用氧化膜等形成层间膜，该层间膜的上表面利用CMP(化学机械研磨法，Chemical Mechanical Polishing)技术等被平坦化。

并且，电极作为在层间膜的规定位置处贯通状地埋入金属材料的埋入电极而形成。以下，将该埋入电极自身简单地称作“电极”。

而且，根据情况，在埋入电极上，在其端部上连接设置突起状的金属膜。在此情况下，也包括垫状的金属膜，简单称为“电极”。

在采用通常的封装的半导体装置中，在电极形成后，晶片沿位置线被切割。与此相反，在WL-CSP中，在电极形成后，在层间膜上形成分别与电极电连接的再配线。然后，再配线利用绝缘层被绝缘覆盖，并在绝缘层的规定位置处形成开口，由此形成从该开口露出再配线的一部分的连接部。进一步，通过由模树脂覆盖绝缘层的上表面而形成模层，并在该模层的规定位置处形成露出连接部的开口。并且，在该模层的开口内设有与再配线电连接的柱，在该柱上安装焊料端子后，沿位置线切割晶片。

此处，切割不仅切割构成晶片半导体基板，也将层间膜、绝缘层、模层一同切断，所以在利用切断形成的切断端面上，层间膜及绝缘层的切断端面露出。

如果如此地在切断端面上露出层间膜，则层间膜存在易从半导体基板剥离的倾向。

因此，如图9所示，在最近的WL-CSP中，在形成有层间膜110及电极的晶片100上设置再配线120，并形成包括氮化硅膜等的钝化(passivation)膜13a，及聚酰亚胺膜等缓冲膜130b的绝缘膜130，然后，通过使用宽幅的切割用刀片，沿位置线半切晶片100，形成槽160。并且，在依次形成模层210、柱220、焊料端子230后，沿槽160切割晶片100。图9中，200是利用切割形成的切断槽。

如此，通过沿位置线半切割晶片100，在层间膜120上形成有槽160的情况下，通过由模层210回埋槽160，层间膜110的外周缘被模层210覆盖。其结果，在切割后的切断端面能够防止层间膜110露出，所以能够抑制层间膜110产生剥离。

但是，随着小型化要求的进一步提高，期望不设有模层的薄型的WL-CSP。在未设模层的情况下，如图10所示，在形成有层间膜110及电极的晶片110上设置再配线120，并在形成包括氮化硅膜等钝化膜130a、及聚酰亚胺膜等缓冲膜130b的绝缘层130后，在该绝缘层130的规定位置形成开口。并且，形成与再配线120电连接的突起150，在该突起150上形成焊料端子190后，沿位置线切割晶片100。因此利用切割形成的切断端面上露出层间膜110。

特别，在此种薄型的WL-CSP中，如图11所示，在安装在期望的基板300后，在薄型的WL-CSP与基板300之间填充称作底层材料(underfill)400的接合辅助材料。因此，利用伴随底层材料400的硬化的收缩作用而产生的应力作用在层间膜110上，此为升高层间膜110从半导体基板100′剥离的发生率的原因。图11中，310是设置在基板300上的连接用突起。

发明内容

本发明的一种方式所述的半导体装置，具备：半导体芯片，其具有在规定位置处配置有外部连接用电极的层间膜；再配线，其与所述电极导通，且设置在所述层间膜上；绝缘层，其覆盖所述再配线；突起，其经由在所述绝缘层上形成的开口，与所述再配线导通；焊料端子，其设置在所述突起上，在所述绝缘层上设置感光性树脂膜，利用所述感光性树脂膜覆盖所述层间膜的外周缘。