[发明专利]用于制造硅半导体晶片的方法及装置

说明书

技术领域

本发明涉及用于制造硅半导体晶片的方法，其包括从坩埚中所含的熔体拉伸单晶并由拉伸的单晶切割半导体晶片，其中在拉伸单晶期间在与熔体的边界处将热量导入生长的单晶的中心，并对熔体施加CUSP磁场。本发明还涉及用于实施该方法的装置。

背景技术

因为根据Czochralski法制造单晶，并对熔体施加磁场，所以该方法还称作MCZ法。早已使用磁场，以便能够影响熔体流。在工业制造硅单晶时，特别通常使用水平磁场或所谓的CUSP场。在JP 61-222984中，请求保护一种用于根据Czochralski法在向熔体内施加静态磁场的情况下拉伸单晶的装置，其最优化了熔体内的温度分布并抑制对流。CUSP磁场是由具有相同极性的相对放置的磁线圈产生的，其与单晶的拉伸轴以共轴方式加以设置。

DE 103 39 792 A1描述了用于制造硅单晶的MCZ法，其最优化了它们的缺陷特性。关注的焦点在于固有点缺陷及其附聚物，以及能够预测这些缺陷的形成的Voronkov模型。在固有点缺陷的情况下，在间隙硅原子(interstitial)及空位之间加以区分。若在单晶冷却时点缺陷处于过饱和状态，则间隙硅原子形成附聚物，其能够以位错环(A螺旋缺陷，A-Swirl-Defekte，LPIT)及更小的团簇(B螺旋缺陷，B-Swirl-Defekte)的形式检测出。空位在过饱和时形成空位附聚物(void)，这取决于检测方法被称作COP缺陷(“晶体原生颗粒”)、FPD(“流体图案缺陷”)、LLS(“局部光散射体”)或DSOD(“直接表面氧化物缺陷”)。必须注意硅半导体晶片在与元件制造相关的区域内不具有A螺旋缺陷，并且尽可能不含其尺寸在元件的结构宽度的范围内或更大的COP缺陷。符合这些要求的半导体晶片通常被称作无缺陷或完美的，虽然它们的晶格通常含有更小的COP缺陷或B螺旋缺陷或两种缺陷类型。根据Voronkov模型，在拉伸单晶时过量引入晶格内的固有点缺陷类型主要取决于从熔体拉伸单晶的拉伸速率V同垂直于生长的单晶与熔体之间的相界面的温度梯度G的比例。若该比例低于临界值，则形成过量的间隙硅原子。若超过临界值，则主要是空位。若存在过量的空位，则形成的COP缺陷的尺寸主要取决于2个加工参数，即前述的比例V/G以及单晶在大约1100℃至1000℃的范围内的空位附聚物的形核温度下冷却的速率。因此，比例V/G越接近临界值，并且单晶在所述温度范围内冷却得越迅速，则COP缺陷越小。因此，人们实际上致力于在拉伸单晶期间控制这2个加工参数，以保持由于空位的过饱和形成的缺陷足够小，从而在制造电子元件时不会发生干扰。因为元件的结构宽度一代一代减小，所以容许的缺陷尺寸相应地减小。

由于石英坩埚的腐蚀，氧被引入熔体内。氧在单晶内形成小的所谓的析出物(生长块体微缺陷，BMD)。这在某些范畴内是期望的，因为它们可以使位于硅晶片内部(“块体”)的金属杂质远离表面(吸收)。

若在比例V/G仅仅稍微超过临界值的条件下拉伸单晶，则空位与氧原子的相互作用还形成导致OSF缺陷(“氧诱发层错”)的种子。通常在约1000℃下在潮湿的氧气中氧化从单晶切割下的半导体晶片几个小时从而形成OSF缺陷，由此检验具有该种子的区域(OSF区域)的存在。因为该缺陷类型对于电子元件的功能完整性同样是不利的，所以人们致力于抑制它们的形成，例如通过降低熔体内的氧浓度，从而使引入单晶内的氧少于用于形成OSF缺陷所需的氧。OSF区域还可以通过改变V/G而加以避免，例如通过采用更高或更低的拉伸速率。此外，OSF种子的形成可以通过更高的冷却速率(在900℃下析出的温度范围内)而被最小化。

在本发明的范畴内，若无法检验到OSF缺陷并且表面的至少75％基本上不含A螺旋缺陷及尺寸大于30纳米的COP缺陷，则硅半导体晶片被称为缺陷含量低的。

由于单晶在边缘处通常比中心冷却得更迅速，所以比例V/G从中心向边缘逐渐减小，这导致在控制比例V/G时特别的困难。虽然相应地加以控制，但是这仍然会导致在中心形成无法接受的大的COP缺陷和/或在边缘区域内形成A螺旋缺陷。因此，若要制造直径为200毫米、300毫米或更大的硅半导体晶片，则尤其是必须考虑G与径向距离r的关系G(r)。同样必须考虑V/G随着结晶的熔体的量的变化情况。