[发明专利]有源元件阵列基板及其制造方法

权利要求书

1.一种有源元件阵列基板，包括：

基板；

第一图案化导电层，配置于所述基板上，所述第一图案化导电层包括多个栅极以及多个第一焊盘；

图案化介电层，配置于所述基板上，所述图案化介电层包括覆盖所述多个栅极的第一介电区块以及暴露出所述多个第一焊盘的第二介电区块，且所述第一介电区块的厚度实质上大于所述第二介电区块的厚度；

多个沟道层，配置于各所述栅极上方的所述图案化介电层上；

第二图案化导电层，配置于所述图案化介电层与所述多个沟道层上，所述第二图案化导电层包括多个位于各所述栅极两侧上方的源极与漏极，以及多个位于各所述第一焊盘上的第二焊盘；

图案化保护层，覆盖所述第二图案化导电层，其中所述图案化保护层暴露出所述多个漏极以及所述多个第二焊盘；以及

第三图案化导电层，配置于所述图案化保护层上，其中所述第三图案化导电层包括多个与各所述漏极连接的像素电极以及多个位于各所述第二焊盘上的第三焊盘。

2.如权利要求1所述的有源元件阵列基板，其中所述第一图案化导电层还包括多条扫描线，其中所述多条扫描线与所述多个栅极以及部分的所述多个第一焊盘电连接。

3.如权利要求1所述的有源元件阵列基板，其中所述第二图案化导电层还包括多条数据线，其中所述多条数据线与所述多个源极以及部分的所述多个第一焊盘电连接。

4.一种有源元件阵列基板的制造方法，包括：

提供基板；

形成第一图案化导电层于所述基板上，所述第一图案化导电层包括多个栅极以及多个第一焊盘；

形成图案化介电层于所述基板上，以使所述图案化介电层包括覆盖所述多个栅极的第一介电区块以及暴露出所述多个第一焊盘的第二介电区块，且所述第一介电区块的厚度大于所述第二介电区块的厚度；

同时形成多个沟道层以及第二图案化导电层于所述图案化介电层上，以使各所述沟道层形成于各所述栅极上方，且所述第二图案化导电层包括多个位于各所述栅极两侧上方的源极与漏极，以及多个位于各所述第一焊盘上的第二焊盘，其中所述栅极、所述沟道层、所述源极以及所述漏极构成薄膜晶体管；

形成图案化保护层于所述图案化介电层与各所述薄膜晶体管上，以使所述图案化保护层暴露出所述多个漏极以及所述多个第二焊盘；以及

形成第三图案化导电层于所述图案化保护层上，其中所述第三图案化导电层包括多个与各所述漏极连接的像素电极以及多个位于各所述第二焊盘上的第三焊盘。

5.如权利要求4所述的有源元件阵列基板的制造方法，其中形成所述图案化介电层的方法包括：

形成介电层以及半导体层于所述第一图案化导电层上；

于所述半导体层上形成第一光致抗蚀剂层，其中所述第一光致抗蚀剂层分为位于所述多个薄膜晶体管上方的第一光致抗蚀剂区块以及邻接于所述第一区块的第二光致抗蚀剂区块，所述第二光致抗蚀剂区块位于所述非显示区的所述半导体层上，所述第二光致抗蚀剂区块具有多个位于所述多个第一焊盘上方的开口，且所述第一光致抗蚀剂区块的厚度实质上大于所述第二光致抗蚀剂区块的厚度；

以所述第一光致抗蚀剂层为掩模对所述半导体层以及所述图案化介电层进行第一蚀刻工艺；

减少所述第一光致抗蚀剂层的厚度，直到所述第二光致抗蚀剂区块被完全移除；以及

以剩余的所述第一光致抗蚀剂区块为掩模对所述半导体层以及所述图案化介电层进行第二蚀刻工艺，以暴露出所述多个第一焊盘。

6.如权利要求5所述的有源元件阵列基板的制造方法，其中所述第一光致抗蚀剂层的形成方法包括：

以第一光掩模为掩模，对所述第一光致抗蚀剂材料层进行曝光，其中所述第一光掩模具有对应于所述多个开口的透光区、对应于所述第一光致抗蚀剂区块的遮光区以及对应于所述第二光致抗蚀剂区块的半透光区；以及

对所述第一光致抗蚀剂材料层进行显影工艺。

7.如权利要求6所述的有源元件阵列基板的制造方法，其中所述第一光掩模包括半调式光掩模或灰调光掩模。

8.如权利要求5所述的有源元件阵列基板的制造方法，其中减少所述第一光致抗蚀剂层厚度的方法包括进行灰化工艺。