[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及一种半导体装置，且特别涉及一种金属氧化物半导体装置的制造方法与结构。

背景技术

超大型集成电路的微缩化(scaling)，一直以来都在持续不断的进行，因此较小的集成电路可容许在同一半导体晶片中形成更多的装置。此外，也可改善电力的消耗及装置的性能。而随着电路变得更小及更快速，改善装置的驱动电流变得更加重要，其中可通过改善载流子迁移率来提升驱动电流。在这些使得载流子迁移率提高的努力的成果中，形成应力沟道区为公知的实例，其通过表面具有应力的沟道，可提升金属氧化物半导体的性能。此技术可在固定的栅极长度下，不需增加复杂的电路制造步骤或电路设计，便可改善装置的性能。

已有研究公开在同一平面上双轴的拉伸应力区域可改善“N”型金属氧化物半导体的性能，且与上述沟道方向平行的压缩应力可改善“P”型金属氧化物半导体的性能。普遍用于施加应力于上述沟道区的方法为，在金属氧化物半导体装置上形成具有应力的接触蚀刻停止层(CESL)。此具有应力的接触蚀刻停止层导入应力至上述沟道区内。因此，可改善其载流子迁移率。特别的是，厚的接触蚀刻停止层优选，因为较厚的接触蚀刻停止层在此金属氧化物半导体装置的沟道区内可施加较大的应力。另一个常用的方法为，形成应力层(stressors)于源极/漏极区上。在上述形成的金属氧化物半导体装置中，此应力层特别地具有不同于上述半导体基底的固定晶格。

然而，在进行集成电路的微缩(scaling)时，使用此种方法会遭遇到一个问题。图1显示上述电阻在金属氧化物半导体装置中的模型。此电阻包含四个部分，接触电阻R_co、延伸电阻R_t、重叠电阻R_OL以及沟道电阻R_ch。图2显示外部电阻(external resistance)R_ext与此沟道电阻R_ch之间的比值关系所反映出来的趋势为此技术节点(technology nodes)的函数，其中此外部电阻R_ext等同于(R_co+R_t+R_OL)。由图2可发现到，在130纳米或大于130纳米的技术中，外部电阻R_ext相对较小于此沟道电阻R_ch。随着此集成电路的微缩，外部电阻R_ext相较于此沟道电阻R_ch，变得越来越大。因为此装置的驱动电流与上述总电阻(2R_ext+R_ch)成反比，所以至少需要部分抵销掉上述提高的外部电阻R_ext，以增加驱动电流。当技术发展至65纳米及其之后的世代，在沟道上施加应力，以增加装置的驱动电流的效益是很小的，而如此小的效益，将不再值得为了产生应力而导入上述复杂的工艺。另外，也可预期，到达45纳米及45纳米以下的技术，延伸电阻R_t将远超过沟道电阻R_ch。在45纳米以后的技术，外部电阻R_ext便成为进一步改善装置性能的瓶颈。因为接触电阻R_co在外部电阻R_ext中扮演重要的角色，所以为了持续改善此装置的性能，需降低接触电阻R_co，特别是当上述的好处是来自应变硅(strained silicon)。因此，需要有一种可以克服上述先前技术的缺点的半导体装置。

发明内容

本发明的目的在于提出一种金属氧化物半导体装置的制造方法与结构。

一种半导体结构的形成方法，包括：提供半导体基底；形成“N”型金属氧化物半导体装置于该半导体基底的表面上，该步骤包括形成第一源极/漏极电极于该“N”型金属氧化物半导体装置的第一源极/漏极区上，其中该第一源极/漏极电极具有第一势垒高度；形成“P”型金属氧化物半导体装置于该半导体基底的该表面上，其步骤包括形成第二源极/漏极电极于该“P”型金属氧化物半导体装置的第二源极/漏极区上，其中该第二源极/漏极电极具有第二势垒高度，且其中该第一势垒高度与该第二势垒高度不同；形成具有第一固有应力的第一应力薄膜，于该“N”型金属氧化物半导体装置上；以及形成具有第二固有应力的第二应力薄膜，于该“P”型金属氧化物半导体装置上，其中该第一固有应力具有较大于该第二固有应力的拉伸力。

如上所述的半导体结构的形成方法，其中该“P”型金属氧化物半导体装置与该“N”型金属氧化物半导体装置的栅极长度约小于65纳米。