[发明专利]使用间隔物作为蚀刻掩模制造半导体器件的方法无效
| 申请号： | 200710196253.0 | 申请日： | 2007-11-30 |
| 公开（公告）号： | CN101335181A | 公开（公告）日： | 2008-12-31 |
| 发明（设计）人： | 丁彩吾;李钟旼;金赞培;安贤珠 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L21/02;H01L21/027 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 彭久云 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 使用 间隔 作为 蚀刻 制造 半导体器件 方法 | ||
1.一种制造半导体器件的方法，包括步骤：
在要被蚀刻的目标层上形成硬质掩模层；
在所述硬质掩模层上方形成牺牲层图案；
在所述牺牲层图案的侧壁上形成间隔物；
在形成有所述间隔物的所述牺牲层图案之间的所述硬质掩模层的部分 上形成保护层；
移除所述牺牲层图案，选择性地存留所述间隔物，其中所述保护层防止 在移除所述牺牲层图案过程中所述硬质掩模层的损失；
移除所述保护层，所述保护层由光敏膜或非晶碳层形成；
使用所述间隔物作为蚀刻掩模，蚀刻所述硬质掩模层；
移除所述间隔物；以及
使用所述蚀刻的硬质掩模层作为蚀刻掩模，蚀刻所述目标层。
2.如权利要求1所述的制造半导体器件的方法，其中所述硬质掩模层由 第一硬质掩模层和第二硬质掩模层的叠层组成，且第一硬质掩模层由非晶碳 层形成，且第二硬质掩模层由SiON层或SiN层形成。
3.如权利要求2所述的制造半导体器件的方法，其中所述非晶碳层在 500～700℃的温度形成。
4.如权利要求2所述的制造半导体器件的方法，其中所述SiON层或 SiN层在100～400℃的温度形成。
5.如权利要求1所述的制造半导体器件的方法，其中所述牺牲层是氧化 物层。
6.如权利要求5所述的制造半导体器件的方法，其中所述氧化物层形成 为具有0.1～0.5％的TEOS/O2比率。
7.如权利要求5所述的制造半导体器件的方法，其中所述氧化物层以等 离子体增强化学气相沉积工艺形成。
8.如权利要求7所述的制造半导体器件的方法，其中所述等离子体增强 化学气相沉积工艺通过施加300～800W的等离子体功率来实施。
9.如权利要求1所述的制造半导体器件的方法，其中形成所述保护层的 步骤还包括：
在所述硬质掩模层上方形成所述保护层以覆盖形成有所述间隔物的所 述牺牲层图案；以及
移除所述保护层以暴露所述牺牲层图案。
10.如权利要求1所述的制造半导体器件的方法，其中移除所述牺牲层 的步骤使用湿式化学制剂实施。
11.如权利要求1所述的制造半导体器件的方法，其中所述间隔物是多 晶硅层。
12.如权利要求1所述的制造半导体器件的方法，其中所述多晶硅层以 化学气相沉积工艺形成。
13.如权利要求12所述的制造半导体器件的方法，其中所述化学气相沉 积工艺在300～500℃的温度实施。
14.如权利要求1所述的制造半导体器件的方法，其中移除所述保护层 的步骤用O2等离子体处理实施。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710196253.0/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
