[发明专利]使用间隔物作为蚀刻掩模制造半导体器件的方法

说明书

技术领域

本发明涉及一种制造半导体器件的方法，且更具体地，涉及一种能容易 地形成微细图案的制造半导体器件的方法。

背景技术

随着半导体器件变得高度集成，图案的临界尺寸和距离已被小型化。一 般地，在半导体的制造中，进行曝光和蚀刻工艺以形成期望的图案。具体地， 光致抗蚀剂材料在图案形成膜上使用光刻工艺形成图案。随后使用光致抗蚀 剂材料图案作为蚀刻掩模蚀刻图案形成膜。

因此，光刻技术是形成微细图案的重要因素。常规光刻这样进行：使用 KrF或ArF在光致抗蚀剂材料上曝光光刻板(reticle)的图案以及对光刻板 的图案显影以形成光致抗蚀剂材料图案。

然而，在高度集成的半导体器件中，台阶高度增加且使用ArF曝光的光 致抗蚀剂材料的图案形成方法造成限制。该限制由于短波长的光学效应和使 用化学放大光致抗蚀剂材料引起的化学效应而引起。

为了克服该限制，已经使用了在要被蚀刻的目标层上形成氮化物层系列 材料或非晶碳且用作蚀刻掩模的方法。前面提到的用作蚀刻掩模的除了光致 抗蚀剂材料的硬质材料被称为硬质掩模。

以下，将简要描述根据常规技术使用硬质掩模形成图案的方法。

由氮化物系列材料或非晶碳制成的硬质掩模层形成在图案形成膜上， 即，在要被蚀刻的目标层上。由比如SiON的材料制成的抗反射层形成在硬 质掩模层上。然后光致抗蚀剂材料被涂覆在抗反射层上且随后该光致抗蚀剂 材料涂层被曝光和显影而形成光致抗蚀剂材料图案。

使用光致抗蚀剂材料图案作为蚀刻掩模蚀刻抗反射层和硬质掩模层以 形成硬质掩模。然后移除存留的光致抗蚀剂材料图案。存留的SiON抗反射 层和光致抗蚀剂材料图案被一起移除。可以省略光致抗蚀剂材料图案的移 除。目标层使用硬质掩模作为蚀刻掩模被蚀刻以形成期望的图案。

然而，半导体器件的集成的进展远快于曝光设备的发展。结果，使用当 前的曝光设备不可能形成40nm技术或更小的半导体器件所需的微细图案。 此外，使用硬质掩模的图案形成方法不能在特征尺寸小于40nm的半导体器 件中获得微细尺寸的硬质掩模且引起额外的问题，即图案塌陷。

因此，急切需要使用现有曝光设备形成40nm技术或更小的半导体器件 所需的微细图案的方法，以消除在新曝光设备中的进一步投资的需要。

发明内容

本发明的实施例涉及制造半导体器件的方法，该方法能使用现有的曝光 设备容易地形成具有小于40nm的特征尺寸的半导体器件所需的微细图案。

在一个实施例中，制造半导体器件的方法包括步骤：在要被蚀刻的目标 层上形成硬质掩模层；在硬质掩模层上方形成牺牲层图案；在牺牲层图案的 侧壁上形成间隔物；在形成有间隔物的牺牲层图案之间的硬质掩模层的部分 上形成保护层；移除牺牲层图案，保留间隔物；移除保护层；使用间隔物作 为蚀刻掩模，蚀刻硬质掩模层；移除间隔物；以及使用蚀刻的硬质掩模作为 蚀刻掩模，蚀刻目标层。

硬质掩模层是非晶碳层和SiON层或SiN层的叠层。

非晶碳层在500～700℃的温度形成。

SiON层或SiN层在100～400℃的温度形成。

牺牲层是氧化物层。

氧化物层形成为具有0.1～0.5％的TEOS/O₂比率。

氧化物层以等离子体增强化学气相沉积(PECVD)工艺形成。

PECVD工艺通过施加300～800W的等离子体功率来实施。

形成保护层的步骤还包括步骤：在硬质掩模层上方形成保护层以覆盖形 成有间隔物的牺牲层图案；以及蚀刻保护层以曝光牺牲层图案。

保护层是光敏膜或非晶碳膜。

移除牺牲层的步骤使用湿式化学制剂来实施。

湿式化学制剂是HF∶DI的1∶10～1∶20的混合物。

间隔物是多晶硅层。

多晶硅层以CVD工艺形成。

CVD工艺在300～500℃的温度来实施。

移除保护层的步骤用O₂等离子体处理来实施。

附图说明

图1A到图1H是示出根据本发明的实施例制造半导体器件的方法的步 骤的截面图。

具体实施方式