[发明专利]横向MOS晶体管及其制造方法

说明书

本申请要求享有申请日为2006年12月5日的韩国专利申请No.10-2006-0122200的权益，并且在这里结合全部该韩国专利申请作为参考。

技术领域

本发明涉及一种金属氧化物半导体(MOS)晶体管及其制造方法，尤其涉及一种横向MOS(lateral MOS)晶体管及其制造方法，其可防止由于在高度集成半导体器件中的器件结构之间的窄间隙而造成桥接。

背景技术

半导体技术的焦点已集中在制造具有高集成度和高性能的半导体器件。高集成度的半导体器件的生产可引起MOS晶体管的栅极长度降低以及MOS晶体管的源极/漏极区域减小。

具有高集成度的半导体器件可包括栅极电极、层间介电层、接触电极以及垂直层叠于半导体衬底之上和/或上方的多层布线。随后可在上述结构上执行化学机械抛光(CMP)工艺。

如图1所示，MOS晶体管的制造方法可包括在硅半导体衬底10上执行浅沟槽隔离(STI)工艺以形成器件隔离层12的步骤。可通过将低浓度的例如p型杂质掺杂剂的杂质掺杂剂离子注入形成了器件隔离层12的衬底10中来形成阱区。

随后，可将例如n型杂质掺杂剂的杂质掺杂剂离子注入到半导体衬底10的阱区中来形成阈值电压控制区域。

可包括氧化硅(SiO₂)膜的栅极绝缘层14可薄薄地沉积在半导体衬底10的整个表面之上和/或上方。接下来，可随后在栅极绝缘层14之上和/或上方沉积掺杂的多晶硅，作为具有预定深度的栅极导电层。可随后利用干法蚀刻工艺将栅极导电层图案化以形成栅极电极16。此时，还可将栅极绝缘层14图案化。

可随后将低浓度杂质掺杂剂例如n型杂质掺杂剂离子注入以形成LDD区域。可随后在上述结构的整个表面之上和/或上方沉积包括氮化硅(SiN)膜的绝缘层。可随后利用蚀刻工艺例如回蚀来蚀刻该绝缘层，以在栅极绝缘层14和栅极电极16的侧壁上形成一对间隔件18。

可随后利用栅极电极16和间隔件18作为掩模，将高浓度杂质掺杂剂例如n型杂质掺杂剂离子注入，以在半导体衬底10中形成源极/漏极区域20。

其后，可在上述结构的整个表面之上和/或上方沉积例如钛(Ti)之类用作硅化物的金属层，并且可在该金属层上执行退火工艺，以在栅极电极16的最上表面以及源极/漏极区域20的最上表面之上和/或上方形成硅化钛(TiSi)膜22。

可在半导体衬底10的整个表面之上和/或上方沉积包含介电材料的层间介电层24，上述介电材料例如为磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)或未掺杂硅玻璃(USG)，并且可利用化学机械抛光(CMP)工艺将层间介电层24的表面平面化。

其后，可在层间介电层24上执行接触孔蚀刻工艺，以形成暴露出栅极电极16处的硅化物膜22的最上表面或源极/漏极区域20处的硅化物膜22的最上表面。可随后在接触孔中以包含例如钨(W)之类金属的导电层进行间隙填充并利用化学机械抛光(CMP)工艺进行平面化，以形成接触电极。

为了去除所得结构的表面上的台阶，上述垂直MOS晶体管需要使用化学机械抛光(CMP)工艺将所得结构的表面平面化。此外，由于为了获得高度集成化的半导体器件已经逐渐减小了栅极电极或接触之间的间隙，因此在具有细微间隙的器件之间可能形成桥接。因此，存在半导体器件的电特性和产量可能变得恶化的问题。

发明内容

本发明涉及一种横向金属氧化物半导体(MOS)晶体管及其制造方法，可防止在高度集成的半导体器件中因器件结构之间的窄间隙而形成桥接。

本发明实施例涉及一种横向MOS晶体管，由于在蚀刻凹槽中设置栅极电极并在半导体衬底中靠近栅极电极设置源极/漏极区域，其中该蚀刻凹槽具有半导体衬底的器件隔离层的预定深度，所以本发明能够在横向结构的使用中省去平面化步骤并能减少出现桥接现象。

本发明实施例涉及一种横向MOS晶体管的制造方法，由于在器件隔离层中蚀刻出具有预定深度的凹槽，在该凹槽中形成栅极绝缘层和栅极电极，并且在靠近凹槽的衬底内形成源极/漏极区域，所以本发明能够在横向结构的使用中减少出现桥接现象。

本发明实施例涉及一种横向MOS晶体管，可包括：第一器件隔离层，形成于在半导体衬底中；第二器件隔离层，形成于半导体衬底中，其中第二器件隔离层具有与第一器件隔离层不同的宽度，并且在第二器件隔离层中还设置有蚀刻凹槽；栅极绝缘层，形成于该蚀刻凹槽中；栅极电极，形成于该栅极绝缘层上方；以及源极/漏极区域，水平设置于半导体衬底中，并靠近该栅极电极。