[发明专利]半导体装置以及其制造方法

说明书

技术领域

本发明涉及使用SOI(绝缘体上硅片)衬底而制造的半导体装置以及其制造方法。

背景技术

近年来，在VLSI技术飞跃地进步的情况下，实现高速化、低功耗化的SOI结构引人注目。该技术是利用薄膜单晶硅形成场效应晶体管(FET；Field Effect Transistor)的活性区(沟道形成区)而不利用现有的大块单晶硅的技术。

在用于SOI结构的衬底中，典型的是，在单晶硅衬底上中间夹着埋氧层(buried oxide film layer)形成有薄膜硅层。因此，普遍知道如下事实：当使用SOI衬底来制造MOS型场效应晶体管(MOSFET；Metal OxideSemiconductor)时，可以使寄生电容小于现有的使用大块单晶硅衬底的情况，而有利于高速化。

图12A至12C表示使用SOI衬底的现有的薄膜晶体管的示意图。图12A表示薄膜晶体管的俯视图，图12B相当于图12A中的虚线O-P之间的截面图，图12C相当于图12A中的虚线Q-R之间的截面图。注意，在图12A中部分地省略构成薄膜晶体管的薄膜等。

通过使用SOI衬底9005而形成图12A至12C所示的薄膜晶体管。在该SOI衬底9005中，在支撑衬底9000上依次层合形成有绝缘层9002和硅层9006。硅层9006被形成为岛状，并且在该硅层9006上中间夹着栅绝缘层9004形成有用作栅电极的导电层9012。此外，硅层9006包括中间夹着栅绝缘层9004形成在与导电层9012重叠的区域中的沟道形成区9008和用作源区或漏区的杂质区9010。

[专利文件1]日本专利申请公开2005-019859号公报

然而，在上述那样的使用SOI衬底的薄膜晶体管中起因于岛状硅层的端部而发生各种各样的缺陷。例如，在使用SOI衬底的情况下，可以通过使用热氧化法而使硅层的表面氧化，来形成栅绝缘层。虽然当利用热氧化法时，可以得到良好绝缘层，但是有如下问题：也从硅层的端部氧化发展，如图12B的虚线9007所示，栅绝缘层9004进入硅层的端部而形成。

此外，有可能由于当将硅层形成为岛状时的蚀刻工序、利用氢氟酸等的洗涤工序等的影响，去掉设置在硅层的下层的绝缘层。特别在使硅层薄膜化的情况下，其影响进一步明显。此时，如图12C的虚线9009所示，在硅层的端部附近栅绝缘层的覆盖性容易变得不好。

另一方面，在利用CVD法或溅射法而不利用热氧化法来形成栅绝缘层的情况下，由于在硅层的端部有台阶，所以在硅层的端部栅绝缘层的覆盖性容易变得不好。

当在硅层的端部不能充分覆盖栅绝缘层时，有可能发生硅层和形成栅电极的导电层之间的短路或漏电流。此外，栅绝缘层的覆盖缺陷也成为元件或栅绝缘层的静电击穿(ESD：Electro Static Discharge)等的主要原因。特别是，为了提高薄膜晶体管的低功耗化或工作速度，希望栅绝缘层的薄膜化，并且当将栅绝缘层设置得薄时，硅层的端部的覆盖缺陷成为更明显的问题。再者，随着栅绝缘层的薄膜化，静电击穿的问题也进一步严重。

此外，也有如下问题：在岛状硅层的端部，特别在形成栅电极的导电层以及硅层重叠的区域中，在角落部分(隅角部分)容易发生电场集中所引起的漏电流。

当发生如上述那样的起因于硅层端部的问题时，薄膜晶体管的工作特性退化，并且可靠性也降低。此外，当制造半导体装置时，成品率降低，并且增加制造成本。

发明内容

鉴于这种问题而创造出本发明，并且其目的在于提供一种提高可靠性且具有新结构的半导体装置以及其制造方法。本发明的半导体装置的结构包括：在支撑衬底上依次层合有绝缘层、岛状硅层的SOI衬底；设置在岛状硅层的一个表面上及侧面的栅绝缘层；中间夹着栅绝缘层而设置在岛状硅层上且横穿岛状硅层地设置的栅电极，其中，对栅绝缘层来说，跟接触于岛状硅层的一个表面上的区域相比，接触于岛状硅层的侧面的区域的介电常数小。

此外，本发明的半导体装置的其他结构包括：在支撑衬底上依次层合有绝缘层、岛状硅层的SOI衬底；设置在岛状硅层的一个表面上及侧面的栅绝缘层；中间夹着栅绝缘层而设置在岛状硅层上且横穿岛状硅层地设置的栅电极，其中，对栅绝缘层来说，至少在与栅电极重叠的区域中，跟接触于岛状硅层的一个表面上的区域相比，接触于岛状硅层的侧面的区域的介电常数小。