[发明专利]制造具有垂直沟道晶体管的半导体器件的方法无效
申请号: | 200710198777.3 | 申请日: | 2007-12-12 |
公开(公告)号: | CN101335241A | 公开(公告)日: | 2008-12-31 |
发明(设计)人: | 李敏硕 | 申请(专利权)人: | 海力士半导体有限公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L21/768 |
代理公司: | 北京集佳知识产权代理有限公司 | 代理人: | 刘继富;顾晋伟 |
地址: | 韩国京畿*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制造 具有 垂直 沟道 晶体管 半导体器件 方法 | ||
1.一种制造具有垂直沟道晶体管的半导体器件的方法,所述方法包括:
在衬底上形成多个柱状物,其中在所述多个柱状物上形成硬掩模图案并且所述多个柱状物在第一方向和与所述第一方向交叉的第二方向上对齐;
在所述柱状物之间的衬底上形成位线杂质区域;
在所得结构的整个区域上形成绝缘层,其中所述所得结构包括所述多个柱状物和所述位线杂质区域;
在所述绝缘层上形成掩模图案,以暴露在所述第一方向上对齐的所述多个柱状物之间的衬底;
利用所述掩模图案作为蚀刻掩模来蚀刻所述绝缘层,以形成用于暴露所述衬底的开口;
在所述开口的侧壁形成隔离物以减小通过所述开口暴露的所述衬底的宽度;和
通过蚀刻具有由所述隔离物减小了宽度的所述暴露的衬底来形成隔离沟槽。
2.权利要求1的方法,还包括平坦化所述绝缘层。
3.权利要求1的方法,其中所述掩模图案包括狭缝,所述狭缝用于暴露在所述第一方向上对齐的所述多个柱状物之间的所述衬底。
4.权利要求3的方法,其中所述狭缝具有小于在所述第一方向上对齐的所述柱状物之间间隔的宽度。
5.权利要求3的方法,其中所述开口和所述隔离沟槽形成狭缝。
6.权利要求1的方法,其中形成所述隔离物包括:
在包括所述开口的所得结构的整个区域上形成用于所述隔离物的绝缘层;和
各向异性蚀刻所述绝缘层以形成所述隔离物。
7.权利要求6的方法,其中用于所述隔离物的所述绝缘层具有的厚度。
8.权利要求6的方法,其中用于所述隔离物的所述绝缘层在所得结构的整个区域上具有均匀的厚度。
9.权利要求1的方法,其中所述隔离沟槽的宽度和深度设定在预定范围内,使得被掩埋的位线彼此隔开。
10.权利要求1的方法,其中所述隔离沟槽的深度为
11.权利要求1的方法,其中在通过蚀刻衬底形成所述隔离沟槽时,使用相对于所述隔离物具有更高选择性比的气体。
12.权利要求11的方法,其中所述气体包括选自氯(Cl2)、溴化氢(HBr)、三氯化硼(BCl3)及其组合中的一种。
13.权利要求1的方法,还包括形成围绕每个柱状物的下部外围表面的围绕栅电极。
14.权利要求13的方法,其中使每个柱状物的所述下部外围表面对应于所述围绕栅电极的厚度形成凹陷。
15.权利要求13的方法,还包括:
形成字线以与所述围绕栅电极电连接,其中所述字线在所述第二方向上延伸;
通过除去形成在所述柱状物上的所述硬掩模图案暴露每个柱状物;和
在所述暴露的柱状物上形成存储电极。
16.权利要求1的方法,其中蚀刻具有由所述隔离物减小了宽度的所述暴露的衬底包括限定在所述第一方向上延伸的掩埋的位线,所述掩埋的位线围绕所述柱状物。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710198777.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造