[发明专利]光掩模及薄膜晶体管基板的制造方法

说明书

技术领域

本发明涉及一种光掩模及薄膜晶体管基板的制造方法，且特别涉及一种适用于大尺寸薄膜晶体管基板的光掩模及大尺寸薄膜晶体管基板的制造方法。

背景技术

随着液晶显示面板朝向大尺寸发展，薄膜晶体管基板的制造程序亦趋困难。一般而言，薄膜晶体管基板通常以多次微影及蚀刻工艺来完成。通过多道曝光的动作将光掩模上的图案移转至基板上的光刻胶层，以形成图案化光刻胶层。接着，再将图案化光刻胶层为屏蔽对基板上的薄膜进行蚀刻，以形成各种元件的图案。

然而，在薄膜晶体管基板的尺寸增大的趋势下，光掩模的尺寸也必须随之增大。大尺寸的光掩模不易制造且其制造成本随着尺寸成倍数成长，相当不符经济效率。因此，如何研发一种光掩模及薄膜晶体管基板的制造方法，以符合大尺寸薄膜晶体管基板的工艺需要，实为目前研发的一重要方向。

发明内容

本发明所要解决的技术问题在于提供一种光掩模及薄膜晶体管基板的制造方法，其利用虚拟引线图案及重合像素图案的设计，以符合大尺寸薄膜晶体管基板的工艺需要。

为实现上述目的，本发明提出一种光掩模。光掩模用以制造一薄膜晶体管基板。光掩模具有一第一曝光区、一第二曝光区及一第三曝光区。第二曝光区位于第一曝光区及第三曝光区的间。光掩模包括一第一周边线路图案、一第一虚拟引线图案、一第一重合像素图案及一第二重合像素图案。第一周边线路图案位于第一曝光区。第一虚拟引线图案位于第一曝光区，并邻接于第一周边线路图案。第一重合像素图案位于第一曝光区，并邻接于第一虚拟引线图案。第二重合像素图案位于第二曝光区，第一重合像素图案与第二重合像素图案互补。其中第一重合像素图案与第二重合像素图案重迭曝光后，第一曝光区与第二曝光区所曝光的图案相互接合。

而且，为实现上述目的，本发明提出一种薄膜晶体管基板的制造方法。薄膜晶体管基板的制造方法包括以下步骤：提供一基板。提供一光掩模，光掩模具有一第一曝光区、一第二曝光区及一第三曝光区。第二曝光区位于第一曝光区及第三曝光区之间。光掩模包括一第一周边线路图案、一第一虚拟引线图案、一第一重合像素图案及一第二重合像素图案。第一周边线路图案位于第一曝光区，第一虚拟引线图案位于第一曝光区，并邻接于第一周边线路图案。第一重合像素图案位于第一曝光区，并邻接于第一虚拟引线图案。第一重合像素图案与第二重合像素图案互补。形成一光刻胶层于基板上。以第一周边线路图案、第一虚拟引线图案及第一重合像素图案曝光光刻胶层。以第二重合像素图案曝光光刻胶层。其中第二重合像素图案重迭曝光于第一重合像素图案的位置。图案化光刻胶层。以光刻胶层为屏蔽蚀刻基板，以形成数个周边线路图案及数个像素图案。

采用本发明上述实施例所揭露的光掩模及薄膜晶体管基板的制造方法利用虚拟引线图案及重合像素图案的设计，使得光掩模在多次重复曝光后，所曝光的图案可接合成特定尺寸的薄膜晶体管基板。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1绘示本发明光掩模第一实施例的示意图；

图2绘示以图1的光掩模制作的薄膜晶体管基板的示意图；

图3A～图3B绘示本发明薄膜晶体管基板第一实施例的制造方法流程图；

图4A～图4H绘示图3的各步骤示意图；以及

图5绘示本发明光掩模第二实施例的示意图。

其中，附图标记：

110、210：光掩模                    111：遮光板

130、230：薄膜晶体管基板            131：基板

132：光刻胶层                       A11、A21：第一曝光区

A12、A22：第二曝光区            A13、A23：第三曝光区

CS：共同电极线路                D11、D21：第一虚拟引线图案

D12、D22：第二虚拟引线图案      G：栅极线路

L：交界线                       L11、L21：第一周边线路图案

L12、L22：第二周边线路图案      P10、P20：中央像素线路图案

P11、P21：第一像素线路图案      P12、P22：第二像素线路图案

P13、P23：第三像素线路图案      P14、P24：第四像素线路图案

P15、P25：第五像素线路图案      P16、P26：第六像素线路图案