[发明专利]闪存器件的制造方法

说明书

本申请要求享有2006年12月29日提交的韩国专利申请No.10-2006-0137287，2006年12月20日提交的韩国专利申请No.10-2006-0131443，2006年12月27日提交的韩国专利申请No.10-2006-0135571的权益，在此引入其全部内容作为参考。

技术领域

本发明涉及一种闪存器件的制造方法，更具体的，涉及一种能够防止空隙生成的闪存器件的制造方法。

背景技术

闪存器件为一种能够写入、擦除以及读取信息的可编程的ROM。闪存器件形成配置为串行连接的单元晶体管的单位串(unit string)。由于单位串并行连接在位线(bit line)和地线之间，存储单元可以是与非(NAND)型，适用于高度集成。由于单元晶体管并行连接在位线和地线之间，存储单元可以是或非(NOR)型，适用于高速操作。

由于可以高速读取或非型闪存器件，因此其可用于引导移动电话。由于与非型闪存器件具有较低的读取速度而具有较快的写入速度，因此其适用于存储数据，其中可以考虑进行压缩。

根据单位单元的结构，闪存器件可分为叠栅型或分栅型。根据电荷存储层的配置，闪存器件可分为浮置栅器件和SONOS(硅氧化氮氧化硅)器件。浮置栅器件通常包括由多晶硅形成的浮置栅，绝缘体环绕其周围。为了存储和擦除数据可通过沟道热载流子注入或者使用FN(follower-Nordheim)穿隧效应将电荷从浮置栅注入或发射。

然而，由于半导体器件趋向于高度集成，闪存单元应使用较小尺寸的设计规则。因此，0.13μ闪存器件具有足够的空间形成单位单元中的接触点。随着单位单元尺寸的减小，形成单位单元的栅极区可用的孔隙变得太窄，以致在对层间(interlayer)电介质层的沉积工艺之后产生空隙A，如图1所示。

空隙A改变每个单元的特征，产生字线工作不正常的问题。随后形成接触点，如果注入诸如钨W等金属，则钨可以向空隙A扩散，引起接触点接触桥现象。从而钨可以与其他接触点连接成桥。在字线中形成的栅可能运行不正常。这将导致单元操作中的错误，使得闪存器件的可靠性和产量大大降级。

发明内容

本发明的实施方式涉及一种闪存器件的制造方法，通过减小或防止空隙产生从而提高电学特性。根据本发明的实施方式，闪存器件的制造方法包括在半导体衬底上形成含有隧道氧化层、浮置栅、电介质层以及控制栅的多个栅极图案。在该栅极图案的侧墙上方形成间隔垫作为复合绝缘层结构。可在该控制栅两侧的半导体上方形成源区/漏区。移除位于间隔垫层最外面的绝缘层。可通过形成和构图层间(interlayer)绝缘层而在栅极图案之间形成接触孔。在该接触孔中形成接触插头。

附图说明

图1示出了在闪存器件制造工艺中产生的空隙；

图2a到图2h示出了用于说明根据本发明实施方式的闪存器件的制造方法的工艺横截面图；

图3示出了根据本发明实施方式用于闪存器件的制造方法的效果图；

图4a到4f示出了根据本发明实施方式用于闪存器件的制造工艺的横截面图；

图5a到5d示出了根据本发明实施方式用于闪存器件的制造工艺的横截面图。

具体实施方式

图2a到图2h示出了用于说明根据本发明实施方式的闪存器件的制造方法的工艺横截面图。

如图2a的实施例所示，根据本发明的闪存器件的制造方法在半导体衬底10上方的单元区和逻辑区中分别形成多个栅极图案110和120，在此，半导体衬底10已经经过器件绝缘层形成工艺、阱形成工艺以及沟道形成工艺。

在单元区中形成相同形状的多个栅极图案110。多个栅极图案可以包括隧道氧化层20、存储数据的浮置栅30、起字线作用的控制栅50以及隔离控制栅50和浮置栅30的电介质层40。在此，电介质层40可以由例如氧-氮-氧(ONO)结构形成。形成多个栅极图案110和120之后，在未覆盖栅极图案110和120的半导体衬底10中注入低浓度杂质离子，形成轻掺杂漏(LDD)区。

如图2b所示，随后在含有多个栅极图案110和120的半导体衬底10上方按序形成氧化层63和氮化层64。在此，由正硅酸乙酯形成的氧化层63可形成150到300的厚度。可在该氧化层63上方由氮化硅形成600到1100厚度的氮化层64。