[发明专利]堆叠式半导体元件

说明书

技术领域

本发明大体涉及电子器件，且更具体地涉及堆叠式半导体元件。

背景技术

在制造电子元件过程中的一个目标在于使各种元件的尺寸最小化。例如，期望诸如移动电话和个人数字助理(PDA)的手持装置尽可能的小。为了实现该目标，包括在这些装置中的半导体电路应该尽可能的小。使这些电路更小的一种方法是堆叠承载这些电路的芯片。

已知有多种使堆叠中的芯片相互连接的方法。例如，形成在每个芯片表面处的焊垫可以被丝焊(wire-bonded)至公共基板或堆叠中的其他芯片。另一个实例是所谓的微凸块3D封装，其中每个芯片都包括按照规定路线(例如，沿芯片的外边缘)到达电路板的多个微凸块。

使堆叠中的芯片相互连接的另一个方法是使用通孔。通孔穿过基板延伸，从而使不同芯片上的电路相互电连接。相比于其他技术，通孔互连在互连密度方面会具有优势。虽然对于可以堆叠的芯片的数量在理论上没有限制，但是从堆叠内部散热的能力会作为一个实际的问题而限制芯片的数量。

发明内容

使用第一工艺技术形成第一半导体芯片。在第一半导体芯片中形成多个通孔，以及使该第一半导体芯片变薄，以使每个通孔都从该芯片的上表面延伸至下表面。使用不同于第一工艺技术的第二工艺技术形成第二半导体芯片。该第二半导体芯片在一个表面上具有多个触点。邻近于该半导体芯片安装第一半导体芯片，以使多个通孔中的一些电连接至相关联的多个触点中的一些。

在附图和以下的说明书中阐述了本发明的一个或多个实施例的细节。从说明书和附图、以及从权利要求书中，本发明的其他特征、目的、和优点将变得显而易见。

附图说明

为了更彻底地理解本发明及其优点，下面将结合附图进行说明，其中：

图1是第一实施例的堆叠式布置的视图；

图2是形成堆叠式布置的一个实施例的流程图；

图3是非易失性存储器实施例的视图；

图4是图3的实施例的示意图/框图；

图5是非易失性存储装置的可替换实施例；

图6是本发明的存储器实施例的视图；

图7是存储器实施例的框图；以及

图8是DRAM实施例的示意图。

具体实施方式

下面详细讨论当前优选实施例的制造和使用。然而，应该理解，本发明提供了可以在多种具体环境中实现的多种可应用的发明构思。所述的具体实施例仅是制造和使用本发明的具体方法的示例，并不用于限制本发明的范围。

下面将参照具体环境中的优选实施例(即，非易失性存储装置)来描述本发明。然而，本发明也可以被应用至其他半导体元件，下面将清楚地描述该应用的几个实例。本领域的技术人员还将会认识到其他的实例。

本发明的实施例使用堆叠来建立3D芯片封装。将芯片堆叠在另一芯片上提供了一种实现密度、增强的功能性和/或附加性能的手段。实现芯片堆叠全部优点的一种方法是使用深孔或通孔来连接芯片。这些过孔从芯片的一个面处的有源电路延伸至该芯片的下表面。

传统的闪存缩小的问题之一在于高电压(HV)电路的缩小。在这些电路中所使用的电压根据使用的技术而可以在15到20V的范围内变化，并且芯片的高电压部分变得极难与闪存阵列的缩小保持同步。在一个方面中，本发明使用3D芯片堆叠来解决这个问题。

在一个实施例中，将高电压电路和低电压电路分隔至3D堆叠的不同层次。作为这种分隔的结果，解决了处理兼容性的问题，且该结果是低成本的闪存芯片堆叠，其中，低电压元件和高电压元件都被优化为提供最好的性能和最低的成本。如本文中所述，该构思还可以被应用于其他应用。

在一个实例中，布置闪存芯片(包括阵列区)的低电压部分以使来自闪存芯片的高电压部分的通孔可以(例如，通过硅接触)连接至适当的点。芯片的低电压区和高电压区被处理为分隔的层次，并被结合在一起以形成低成本3D闪存堆叠。可以按照产品的布局原则和密度要求来添加其他的层次。

图1示出了简化实例。在该图中，第一芯片10安装在第二芯片20之上。芯片10和20通常为至少部分地通过通孔12和22电连接的单个的基板半导体管芯。为了说明的目的，只示出了两个通孔。在实际应用中，可以使用大量的过孔。还可以使用其他的连接方式(例如，接触凸块或丝焊件)将芯片10和20电连接。

可以在芯片的任一表面上形成有源电路(例如，晶体管和其他元件)。例如，可以面对面(即，一个芯片的有源电路邻近于另一个芯片的有源电路)、背对背或面对背来安装这些芯片。虽然示出了两个芯片，但是应该理解，可以制造具有更多芯片的堆叠。此外，两个芯片均被示为具有通孔。在其他实施例中，只有一个(或没有)芯片包括通孔。