[发明专利]一种降低欧姆压降的芯片及其方法

说明书

                        技术领域

本发明涉及一种芯片，特别是能够降低欧姆压降的芯片以及降低欧姆压降的方法。

                        背景技术

芯片的供电是芯片元件正常工作的保证。芯片的供电又包括IO供电和内核(CORE)供电。对于内核供电来说，由于芯片的集成度越来越大，一个芯片上的逻辑门的数量也越来越多，供电电源在芯片内核上的走线也越来越长，电压在电源线上的压降也越来越大。另一方面，随着半导体技术的发展，芯片内核电压的值越来越低，使得器件抗电源压降的范围越来越小，这样就有可能出现某些离电源过远的器件供电电压不足而影响其正常工作的情况，这种现象称为欧姆压降(IRDrop)。欧姆压降的出现会增大电路的延时，还会增大时钟网络的时钟扭斜，从而减小数据的保持时间，或者会增大信号的扭斜，减小信号的建立时间，这都会造成数据信号的传输延迟和电平不可预测，导致数据传输错误。因此，欧姆压降对芯片的时序和可靠性影响越来越大，严重时会导致芯片无法正常工作或部分失效，制约芯片的工作。

在芯片技术发展的初期，IO电压和CORE电压是一样的，可以用一个电压来提供。随着深亚微米技术的发展，为了降低功耗，CORE电压越来越低，而另一方面，由于PCB系统上的噪声的影响，IO电压依然保持不变。因此，需要在系统上为芯片提供两个电压。现有技术中的部分芯片通过在芯片四周设置不同的电源管脚(PAD)来分别为芯片IO和CORE供电。这样，对于芯片内核来说，可以通过直接增加给CORE供电的电源PAD数目的方式来降低欧姆压降。这些电源PAD可以在芯片内部交织成网，使得器件就近接入电源，从而在一定程度上降低欧姆压降。但是，这种方案的缺点是：首先，分别为IO和CORE供电的方式给系统造成了额外的开销，其次，为了降低欧姆压降而大量增加电源PAD，必然要求芯片封装的针脚(PIN)的数目增加，因此要受到芯片PIN数目的限制。

随着芯片集成度的提高，为了节约成本，另一部分芯片在芯片内部集成一个电压调制器VR(Voltage Regulator)，通过VR来为CORE供电。在这种情况下，VR的输入为IO电压，输出为CORE电压。这样带来的优点是节约了系统上的成本，系统只需要为芯片提供一个IO电压就可以了。但是对这样的芯片而言，CORE直接由VR供电，使得离VR较远器件的欧姆压降比较突出，不容忽略。

由于造成欧姆压降的原因主要是由于CORE电源线的电阻过大造成的，降低电阻就可以减少甚至消除欧姆压降造成的影响。最直观的降低电阻的方法有两个，减小电源线的长度或增加电源线的宽度。对于给定的设计来讲，芯片的面积是固定的，因此电源线的长度也是固定的；对于增加电源线的宽度，这将带来芯片面积的增加，导致成本的上升，也是不可取的。因此，需要一种新的方法来降低这种芯片的欧姆压降。

                    发明内容

本发明的目的在于降低芯片的欧姆压降。

根据本发明的第一方面，提供了一种芯片，包括：

电压调制器，集成于芯片内部；

至少一个电源管脚，设置于芯片周围；

所述电压调制器的输出连接至所述电源管脚，所述电源管脚互相连接并接入芯片的供电网。

在第一方面中，优选的是所述电压调制器的输出同时接入芯片供电网。

在优选方案中，所述电压调制器的输出直接连接至最近的一个电源管脚。在替代方案中，所述电压调制器的输出直接连接至多个电源管脚。

在优选方案中，所述电压调制器的输出通过外部电源线连接至电源管脚，电源管脚之间通过所述外部电源线互相连接。

进一步优选地，所述外部电源线位于芯片封装之内。在替代方案中，所述外部电源线位于PCB上。

根据本发明的第二方面，提供了一种降低芯片欧姆压降的方法，包括：

将芯片的电压调制器的输出连接至电源管脚，将所述电源管脚互相连接并接入芯片的供电网，其中电压调制器集成于芯片内部，电源管脚设置于芯片周围。

在第二方面中，优选的是将所述电压调制器的输出也接入芯片供电网。

在优选方案中，可以将电压调制器的输出直接连接至最近的一个电源管脚或直接连接至多个电源管脚。

在另一优选方案中，可以将所述电压调制器的输出通过外部电源线连接至电源管脚，并将电源管脚也通过该外部电源线互相连接。