[发明专利]延时锁定环电路以及从其产生倍频时钟的方法

权利要求书

1.一种延迟锁定环电路，包括：

相位检测器，其通过检测外部时钟信号和反馈时钟信号之间的相位差来产生检测信号；

电荷泵，其响应于所述检测信号而控制电压信号VCON的电平；以及

电压控制延迟线，其通过响应于所述电压信号而延迟所述外部时钟信号来产生多个延迟时钟信号，并且根据所述外部时钟信号的频率范围，借助不同数量的所述延迟时钟信号来产生倍频时钟信号，

其中，所述倍频时钟信号是通过将所述外部时钟信号乘整数倍而产生的，并且其中所述反馈时钟信号是从所述多个延迟时钟信号延迟所述外部时钟信号的周期而得到的。

2.如权利要求1所述的延迟锁定环电路，其中，所述频率范围相对于参考频率分为高频范围和低频范围。

3.如权利要求2所述的延迟锁定环电路，还包括：频率检测器，其响应所述外部时钟信号而产生用于划分高频和低频范围的选择信号，

其中，所述电压控制延迟线响应于所述选择信号而产生所述倍频时钟信号。

4.如权利要求3所述的延迟锁定环电路，其中，所述相位检测器的检测信号包括递增信号和递减信号。

5.如权利要求4所述的延迟锁定环电路，其中，所述相位检测器包括：

第一触发器，包括：被施加驱动电压的输入节点、被施加所述外部时钟信号的时钟节点、被施加复位信号的复位节点、以及从其输出所述递增信号的输出节点；

第二触发器，包括：被施加驱动电压的输入节点、被施加所述反馈时钟信号的时钟节点、被施加复位信号的复位节点、以及从其输出所述递减信号的输出节点；

第一逻辑电路，用于对所述递增信号和所述递减信号执行与非运算；以及

第二逻辑电路，用于根据对所述第一逻辑电路的输出值和初始化信号的与运算来产生所述复位信号。

6.如权利要求4所述的延迟锁定环电路，其中，所述电荷泵包括：

第一NMOS晶体管，包括连接到驱动电压的漏极、连接到输出端的源极、和耦合到所述递增信号的栅极；

第二NMOS晶体管，包括连接到所述输出端的漏极、连接到地的源极、和耦合到所述递减信号的栅极；以及

电容，耦合在所述输出端和地之间。

7.如权利要求4所述的延迟锁定环电路，其中，所述电压控制延迟线使用多个延迟单元来产生所述多个延迟时钟信号。

8.如权利要求7所述的延迟锁定环电路，其中，每个延迟单元使用反相器来从输入时钟信号产生延迟时钟信号。

9.如权利要求8所述的延迟锁定环电路，其中，每个延迟单元包括：

PMOS晶体管，包括连接到所述驱动电压的源极、连接到延迟时钟输出节点的漏极、和耦合到输入时钟的栅极；

第三NMOS晶体管，包括连接到所述延迟时钟输出节点的漏极和耦合到所述输入时钟的栅极；以及

第四NMOS晶体管，包括连接到所述第三NMOS晶体管的所述源极的漏极、连接到地的源极、和耦合到所述电压信号的栅极。

10.如权利要求7所述的延迟锁定环电路，其中，所述电压控制延迟线包括2m个延迟单元，m为正整数，以预定延迟时间顺序产生2m个延迟时钟信号，每个延迟时钟信号通过所述多个延迟单元中的相应一个延迟单元产生，并且响应于所述选择信号而根据延迟的顺序，借助m个延迟时钟信号或2m个延迟时钟信号来确定产生所述倍频时钟信号。

11.如权利要求10所述的延迟锁定环电路，其中，当所述外部时钟信号以高频运行时，使用所述m个延迟时钟信号，而当所述外部时钟信号以低频运行时，使用所述2m个延迟时钟信号。

12.如权利要求11所述的延迟锁定环电路，其中，所述电压控制延迟线包括：

第一倍频时钟发生器，其运行以借助从所述外部时钟顺序延迟的所述m个延迟时钟信号来产生第一倍频时钟信号；

第二倍频时钟发生器，其运行以借助所述2m个延迟时钟信号来产生第二倍频时钟信号；以及

倍频时钟选择器，其运行以响应于所述选择信号而选择所述第一倍频时钟信号和第二倍频时钟信号中的一个。