[发明专利]用于减小芯片面积的半导体器件结构及其制备方法

权利要求书

1.一种装置，包括：

在SRAM之上串联布置的第一下拉晶体管、第一上拉晶体管、第二上拉晶体管和第二下拉晶体管；以及

在各个上拉和下拉晶体管之上形成的多个线式触点和金属线路，

其中为了将由所述第一下拉晶体管和第一上拉晶体管形成的反相器连接到相对反相器，通过金属线路将在所述第一下拉晶体管和第一上拉晶体管之上形成的线式触点彼此连接，而为了将由所述第二上拉晶体管和第二下拉晶体管形成的反相器连接到相对反相器，通过金属线路将在所述第二上拉晶体管和第二下拉晶体管之上形成的线式触点彼此连接。

2.根据权利要求1所述的装置，其特征在于，所述上拉和下拉晶体管中的每一个包括在有源层部分区域之上形成的栅极电极，在包括该栅极电极的有源层之上形成的绝缘膜，和通过接触孔延伸并连接到该栅极电极的一部分的接触插塞。

3.根据权利要求2所述的装置，其特征在于，在所述接触插塞的整个最上表面之上形成金属线路并且覆盖所述接触插塞的整个最上表面。

4.一种方法，包括：

从SRAM之上的上部顺序形成串联的第一下拉晶体管、第一上拉晶体管、第二上拉晶体管和第二下拉晶体管；以及

在各个所述上拉晶体管和下拉晶体管之上形成线式触点和金属线路，

其中，形成线式触点和金属线路包括通过所述金属线路将在所述第一下拉晶体管和第一上拉晶体管之上形成的线式触点彼此连接，以及通过所述金属线路将在所述第二上拉晶体管和第二下拉晶体管之上形成的线式触点彼此连接。

5.根据权利要求4所述的方法，其特征在于，所述线式触点将包括所述第一下拉晶体管和第一上拉晶体管的反相器连接到相对反相器，并且还将包括所述第二上拉晶体管和第二下拉晶体管的反相器连接到相对反相器。

6.根据权利要求4所述的方法，其特征在于，顺序形成第一下拉晶体管、第一上拉晶体管、第二上拉晶体管和第二下拉晶体管，其中每一个包括：

在衬底的有源层之上形成栅极电极；

在包括栅极电极的有源层之上形成绝缘膜；

在绝缘膜中形成接触孔；以及随后

在所述接触孔中形成用于连接至所述栅极电极的至少一部分的接触插塞。

7.根据权利要求6所述的方法，其特征在于，形成接触孔包括蚀刻所述绝缘膜以至少暴露所述栅极电极最上表面的一部分。

8.根据权利要求6所述的方法，其特征在于，形成接触插塞包括：

以导电材料填充接触孔；以及随后

平整化所述导电材料。

9.根据权利要求8所述的方法，其特征在于，在所述接触插塞的整个最上表面之上形成金属线路。

10.根据权利要求6所述的方法，其特征在于，所述接触孔通过蚀刻工艺形成。

11.一种方法，包括：

在半导体衬底中形成包括绝缘膜的有源层；

在所述有源层之上形成至少一个栅极电极；

暴露所述有源层的部分最上表面；

在包括至少一个栅极电极的有源层之上形成绝缘膜；

在暴露所述至少一个栅极电极中的一个的最上表面的绝缘膜中形成至少一个接触孔；

在所述至少一个接触孔中形成接触插塞；以及随后

在所述接触插塞的最上表面之上形成短金属线路。

12.根据权利要求11所述的方法，其特征在于，暴露所述有源层的部分最上表面包括：

使用通过曝光和显影形成的掩模图形通过干法蚀刻来蚀刻所述至少一个栅极电极；以及随后

去除所述掩模图形。

13.根据权利要求11所述的方法，其特征在于，暴露所述有源层的部分最上表面包括：

使用通过曝光和显影形成的掩模图形通过湿法蚀刻来蚀刻至少一个栅极电极；以及随后

去除所述掩模图形。

14.根据权利要求11所述的方法，其特征在于，形成所述至少一个接触孔包括蚀刻绝缘膜。

15.根据权利要求11所述的方法，其特征在于，形成接触插塞包括：

以导电材料填充接触孔；以及随后

平整化所述导电材料。