[发明专利]制造半导体器件的方法

说明书

相关申请的交叉引用

本发明要求2007年12月27日提交的韩国专利申请2006-0134353的优先权，其全部内容通过引用并入本文。

技术领域

本发明涉及一种制造半导体器件的方法，并更特别地，涉及一种在具有不同图案密度的区域中使用硬掩模方案的蚀刻方法。

背景技术

随着半导体器件变得更高度集成，栅极的临界尺寸(CD)减小。不仅在存储单元区域中而且也在周边区域域中需要CD的减小，其中在所述周边区域域中形成用以驱动单元的驱动电路、诸如译码器的逻辑器件和读出放大器的周边区域。

一般而言，硬掩模方案应用于形成半导体器件栅极的栅极蚀刻工艺中。根据该硬掩模方案，在光刻胶图案下方形成具有与用作蚀刻掩模的光刻胶图案基本上相同图案的硬掩模，以补偿光刻胶图案的限制。然后，在除去该光刻胶图案之后，将该硬掩模用作该栅极蚀刻工艺的蚀刻掩模。

然而，当在该栅极蚀刻工艺期间蚀刻用于该硬掩模的氮化物层时，与单元区域相比，由图案密度差异导致的负载效应增加了周边区域的最终检视临界尺寸(FICD)。即使在对该单元区域和该周边区域应用相同的DICDs时，与周边区域的显影检视临界尺寸(DICD)相比，该负载效应增加了该FICD。

因此，需要以与相应于该FICD改变值的蚀刻CD偏压一样多地降低周边区域的DICD。然而，在该情况下，当使用光掩模进行曝光工艺时，会减小裕度。结果，在该周边区域中发生诸如图案塌陷的图案故障。此外，随着半导体器件的线宽的减小，周边区域的栅极FICD减小。因此，需要与该蚀刻CD偏压一样多地减小该周边区域的DICD。因此，光刻工艺的裕度降低，使得难以形成图案。

发明内容

本发明的实施方案提供一种制造半导体器件的方法，所述方法防止具有高图案密度的区域(即，存储单元区域)和具有低图案密度的区域(即，周边区域域)之间的栅极最终检测临界尺寸(FICD)差异的增加。

依据本发明的一个方面，提供一种制造包含第一区域和第二区域的半导体器件的方法，其中在该第二区域中形成的蚀刻目标图案的图案密度小于在该第一区域中形成的蚀刻目标图案的图案密度。该方法包括：提供含有该第一区域和该第二区域的衬底；在该衬底上形成蚀刻目标层；在该蚀刻目标层上形成硬掩模层；蚀刻该硬掩模层以分别在该第一区域和第二区域中形成第一硬掩模图案和第二硬掩模图案；减小在该第二区域中形成的第二硬掩模图案的宽度；及使用该第一硬掩模图案和具有减小宽度的该第二硬掩模图案作为蚀刻阻挡来蚀刻该蚀刻目标层，以在该第一区域和第二区域中形成蚀刻目标图案。

附图说明

图1A到1F举例说明根据本发明实施方案制造半导体器件的方法的横截面图。

具体实施方式

本发明的实施方案涉及制造半导体器件的方法。

参照附图，放大所举例说明的层和区域的厚度以利于说明。当第一层被称为“在第二层上”或“在衬底上”时，其可以表示该第一层直接形成在第二层或衬底上，或其也可表示在该第一层与该衬底之间可存在第三层。此外，在本发明各种实施方案中的相同或相似的附图标记在不同的附图中表示相同或相似的元件。

图1A到1F举例说明根据本发明实施方案的制造半导体器件的方法的横截面图。

参照图1A，提供包含存储单元区域CELL与周边区域PERI的衬底10。该衬底10包含绝缘体上硅(SOI)衬底或价钱低廉的大块衬底。

随后，在衬底10上形成栅极绝缘层11。该栅极绝缘层11包含氧化硅(SiO₂)层，氧化硅层与氮化物层的叠层结构，或者诸如氧化铪(HfO₂)层、氧化锆(ZrO₂)层、及氧化铝(AlO₃)层的金属氧化物层，该金属氧化物层具有比氧化硅层高的介电常数。例如，当使用SiO₂层形成该栅极绝缘层11时，其可通过湿氧化、干氧化、或者自由基氧化法实现。

然后，在该栅极绝缘层11上形成栅极导电层12。此时，该栅极导电层12包含掺杂的多晶硅层和未掺杂的多晶硅层。例如，通过使用硅烷(SiH₄)气体的低压化学气相沉积(LPCVD)法来形成该未掺杂的多晶硅层。形成栅极金属层13以降低栅极电极的电阻率。