[发明专利]非易失性存储系统和相关编程方法

说明书

相关专利申请的交叉引用

本申请请求于2006年10月19日在韩国知识产权局提交的韩国专利申请No.10-2006-0101954的优先权，在此引入其内容以供参考。

技术领域

本发明实施例总体上涉及非易失性的半导体存储系统。更具体的，本发明实施例涉及包括多级非易失性存储单元的非易失性半导体存储系统和用于编程多级非易失性存储单元的方法。

背景技术

非易失性存储系统通常应用于各种消费者和工业电子应用。该应用的常见示例包括手机、个人数字助理(PDA)、MP3播放器、数字摄像机、便携磁盘驱动器、便携媒体播放器(PMP)和诸如用于个人计算机的基本输入/输出系统(BIOS)的辅助存储器，此处仅列举了几个。

由于非易失性存储系统的广泛使用，对于具有更高数据存储能力和更高整体性能的非易失性存储系统具有与日俱增的需求。结果，研究者持续致力于发现新方法以在非易失性存储系统中每个存储芯片单元区域保存更多数据。

多级非易失性存储单元的使用是已被采用以增加非易失性存储系统中每个单元存储芯片区域保存数据量的一项技术。多级非易失性存储单元能保存一位以上的数据。因此，多级非易失性存储单元经常被替换称为多位非易失性存储单元。

多级非易失性存储单元的典型示例是多级闪存单元。总体上，闪存单元关于不同的阈值电压分布而保存数据。换而言之，当在闪速单元内编程不同数据值时，闪存单元的阈值电压从一个阈值电压分布内改变到另一个阈值电压分布内。

例如，图(FIG.)1表示用于在单级闪存单元中保存数据的两个不同阈值电压分布。在图1的例子中，在单级闪存单元具有在标记为“1”的阈值电压分布内的阈值电压的地方，单级闪存单元存储逻辑“1”。否则，在单级闪存单元具有在标记为“0”的阈值电压分布内的阈值电压的地方，单级闪存单元存储逻辑“0”。因此，可以通过将读取电压Vread应用于单级闪存单元的控制门并确定单级闪存单元的阈值电压大于或小于读取电压Vread(例如，当将读取电压Vread应用于控制门时，通过存储单元检测电流流量)而确定单级闪存单元中保存的单个位的逻辑状态。

一般，在存储单元具有特定阈值电压分布内的阈值电压的地方，可以称存储单元具有对应于阈值电压分布表示的逻辑状态的“阈值电压状态”。

图2表示用于在多级闪存单元中保存数据的四个不同阈值电压分布。具体的，图2的多级闪存单元能存储两位数据，如四个阈值电压分布上的标签所示。换而言之，对于图2的多级闪存单元具有标记为“11”的阈值电压分布内的阈值电压，多级闪存单元存储逻辑“11”(即，最高有效位(MSB)“1”和最低有效位(LSB)“1”)，对于多级闪存单元具有标记为“10”的阈值电压分布内的阈值电压，多级闪存单元存储逻辑“10”，对于多级闪存单元具有标记为“01”的阈值电压分布内的阈值电压，多级闪存单元存储逻辑“01”，以及对于多级闪存单元具有标为“00”的阈值电压分布内的阈值电压，多级闪存单元存储逻辑“00”。可以通过将读取电压Vread1、Vread2和Vread3不同地应用于多级闪存单元的控制门并确定相关于这些读取电压的多级闪存单元的阈值电压的幅度而确定图2所示的多级闪存单元的逻辑状态。

图3表示包括含有多级闪存单元的闪存的示例性非易失性存储系统。

参考图3，示例性非易失性存储系统100包括主机110、存储控制器120和闪存130。其中，存储控制器120包括缓冲存储器121，而闪存130包括存储单元阵列131和页缓冲器132。

在存储控制器120中，缓冲存储器121在编程操作期间临时在闪存130中存储要编程的数据，并在读取操作期间存储从闪存130读取的数据。缓冲存储器121在存储控制器120的控制下操作并在编程期间将数据从主机110转换到闪存130，并在读取期间将数据从闪存130转换到主机110。

在闪存130中，存储单元阵列131存储编程数据。页缓冲器132在编程操作中临时在存储单元阵列131中存储要编程的数据并在读取操作中保存从存储单元阵列131读取的数据。存储单元阵列131包括以行和列排列的多个多位非易失性存储单元。举例说明，单元阵列131可包括NAND闪存阵列，该NAND闪存阵列包括以多个NAND串排列的NAND闪存单元。典型的，存储单元阵列131的列被连接到对应的位线而行被连接到对应的字线。