[发明专利]功率MOSFET的晶片级芯片规模封装

说明书

技术领域

本发明涉及功率电子器件的封装，更具体地涉及一种功率MOSFET的晶片级芯片规模封装及相关封装工艺。

背景技术

晶片级芯片规模封装产生具有相似于或稍大于半导体芯片的尺寸的半导体封装。通常，半导体封装形成在具有多个半导体芯片的晶片上，然后独立的封装从该晶片上切割而成。

在功率MOSFET的情况下，源极和栅极触点区域通常位于芯片的正面，而漏极位于金属化的芯片背面。在功率MOSFET的晶片级芯片规模封装中，漏极必须延伸到芯片正面，或者可以用包括两个芯片的共漏结构，使用于电连接到印刷电路板的焊球能够形成在芯片的同一个正面的金属区上。但是，在各种情况下，金属化的背面还是必须的和/或有利的。

在功率MOSFET的晶片级芯片规模封装的制造中存在特定的挑战。更具体地，在下凸点金属镀层(UBM，Under Bump Metallization)工艺中常规使用化学镀，因为不需要掩模，因此既简单成本又低。由于背面金属通常与晶片正面的金属不同，如果背面没有适当保护，则在化学镀处理期间可能发生化学镀剂的污染。

常规上，在化学镀工艺中阻挡化学镀剂和化学镀温度的薄膜带或光刻胶的临时保护层被涂敷于背面金属上。化学镀工艺完成之后，临时保护层必须去除。涂敷和后继的去除临时保护层的步骤增加了封装工艺的总体复杂性，提高了成本却降低了产量。

作为对保护晶片背面的替代，在化学镀步骤之后可以进行背面研磨和背面金属化的步骤。但是，该工艺流程也不是总是能进行和/或方便的。

因此就存在对于功率MOSFET的晶片级芯片规模封装工艺的克服先有技术的限制的需要。最好该工艺对下凸点金属镀层采用化学镀并且提供易于以低成本和高效率的方式制造的功率MOSFET的晶片级芯片规模封装。

发明内容

本发明的目的在于提供一种功率MOSFET的晶片级芯片规模封装，其对下凸点金属镀层采用化学镀，并且制造成本低，制造效率高。

为达上述目的，本发明提供一种功率MOSFET的晶片级芯片规模封装，该方法包括如下步骤：向晶片背面以及晶片正面上的多个接触区化学镀Ni；在经镀覆的多个接触区上形成焊球；切割晶片以形成多个功率MOSFET芯片。

本发明还提供一种制造功率MOSFET的晶片级芯片规模封装的方法，该方法包括如下步骤：在晶片背面设置永久保护层；向晶片正面的多个接触区化学镀Ni；在经镀覆的多个接触区上形成焊球。

本发明还提供一种制造功率MOSFET的晶片级芯片规模封装的方法，该方法包括如下步骤：在晶片背面设置永久坯衬底；通过溅射和电解镀下凸金属化晶片正面的多个接触区；在经镀覆的多个接触区上形成焊球。

本发明提供的一种功率MOSFET的晶片级芯片规模封装，其对下凸点金属镀层采用化学镀，并且制造成本低，制造效率高。

为了使下文对本发明的详尽叙述以及本发明对该技术领域的贡献能得到更好的理解，对本发明的较重要的特征必须进行即使不全面也应该概括的说明。当然，本发明还有其它的特征，这些特征也将在下文进行叙述并且形成本文附后的权利要求的主题内容。

在该方面，在详尽解释本发明的至少一个实施例之前，应该理解的是，本发明在其应用中不限于下文的叙述中阐明的和附图中图解的功能性组件的细节以及这些组件的设置。本发明能够实现其它的实施例并且能够以各种方式实施和执行。还有，应该理解的是，本文采用的措词和术语以及摘要是为了叙述的目的而不应该被认为是限制。

这样，本技术领域的熟练人员将理解，本发明根据的原理可以容易地利用为设计实行本发明的若干目的的其它方法和系统的基础。因此，重要的是，权利要求被认为包括不背离本发明的精神和范围的这样的等效构造。

附图说明

图1是说明制造根据本发明的功率MOSFET的晶片级芯片规模封装的示例性方法的流程图；

图2是图1所示方法中的一个步骤的示意图；

图3是图1所示方法中的另一个步骤的示意图；

图4是图1所示方法中的另一个步骤的示意图；

图5是说明制造根据本发明的功率MOSFET的晶片级芯片规模封装的另一种示例性方法的流程图；

图6是图5所示方法中的一个步骤的示意图；

图7是图5所示方法中的另一个步骤的示意图；

图8是图5所示方法中的另一个步骤的示意图；

图9是图5所示方法中的另一个步骤的示意图；

图10是说明制造根据本发明的功率MOSFET的晶片级芯片规模封装的还有一种示例性方法的流程图；