[发明专利]闪存器件以及形成该器件的方法

说明书

本申请要求于2006年12月29日提交的韩国专利申请No.10-2006-0137347的益处，在此引入其全部内容作为参考。

技术领域

本发明涉及一种半导体器件，更特别地，涉及一种闪存器件以及形成该器件的方法。

背景技术

诸如闪存器件的半导体器件具有非易失特性，其中，尽管停止供电，仍可以保留所存储的数据。闪存器件能电写入和擦除数据。闪存器件可根据电隔离的浮栅(floating gate)中电荷的存在使用晶体管类型单元的阈值电压差存储数据。意思是，可通过在浮栅中存储电荷或者从浮栅释放电荷来存储逻辑电平“0”和逻辑电平“1”。

为了实现高度集成，可以多种结构改变构成闪存器件的单位图案，以降低单位单元面积。例如，用作闪存器件字线的栅图案可包括弯曲部分以形成与其相邻的接触插塞。

如示例图1中所示，闪存器件可包括在半导体衬底上和/或上方平行设置的多个单元栅图案10。每个单元栅图案10都可包括直线延伸的第一部分和弯曲的第二部分。具有第一和第二部分的单元栅图案10可在单个方向上对称设置。因此，一对相邻单元栅图案10的第一部分可以第一距离d1相互分开，并且该对相邻单元栅图案10的第二部分可以第二距离d2相互分开。第二距离d2可短于第一距离d1。由于该对单元栅图案10的第二部分可以第二距离d2形成，因此与该对单元栅图案10的第二部分相邻的另一单元栅图案10的第二部分可以大于第二距离d2的第三距离d3相互分开。

间隔层(spacer)12形成于单元栅图案10的两个侧壁上。多个第一接触插塞14a可相互分开地设置在以第一距离d1相互分开的第一部分之间，并且第二接触插塞14b可被提供于第二部分的两侧处。第一接触插塞14a和第二接触插塞14b可穿过用于覆盖单元栅图案10的氧化物膜和间隔层12，间隔层以接触半导体衬底。

在第二部分之间的第二距离d2很小，如A部分所示。此外，间隔层12可存在于A部分中的第二部分之间。因此，在A部分中存在的间隙的纵横比可明显增加。结果，用于覆盖单元栅图案10的氧化物膜和间隔层12可不填充在A部分中存在的间隙，从而形成空隙。因此，用于形成第一接触插塞14a和第二接触插塞14b的导电材料可填充在A部分的间隙中。由此，发生电桥现象，导致闪存器件故障。

发明内容

本发明涉及一种闪存器件，其能够最小化一对单元栅图案的相对窄部分的纵横比。

本发明涉及一种形成闪存器件的方法，其能够包括以下步骤中的至少一个：在包括第一单元栅图案、与第一单元栅图案相邻的第二单元栅图案、与第二单元栅图案相邻的第三单元栅图案以及与第三单元栅图案相邻的第四单元栅图案的半导体衬底上方形成多个单元栅图案，每个单元栅图案都具有第一部分和第二部分，其中第二单元栅图案和第三单元栅图案的第一部分以第一距离相互分离，并且第二单元栅图案和第三单元栅图案的第二部分以小于第一距离的第二距离相互分开；在单元栅图案的两个侧壁上形成间隔层；形成覆盖单元栅图案的第一部分的掩模图案；使用掩模图案作为蚀刻掩模去除在单元栅图案的第二部分的侧壁上形成的间隔层；以及之后去除掩模图案。

本发明涉及一种闪存器件，其能够包括以下部分中的至少一个：在单个方向上延伸且其每一个都具有形成在半导体衬底上方的第一部分和第二部分的多个单元栅图案，其中半导体衬底包括第一单元栅图案、与第一单元栅图案相邻的第二单元栅图案、与第二单元栅图案相邻的第三单元栅图案和与第三单元栅图案相邻的第四单元栅图案；以及间隔层，其形成于单元栅图案的第一部分的侧壁上。根据实施方式，第二单元栅图案和第三单元栅图案的第一部分能够以第一距离相互分开，并且第二单元栅图案和第三单元栅图案的第二部分能够以小于第一距离的第二距离相互分开。

本发明涉及到一种形成闪存器件的方法，其能够包括以下步骤中的至少一个：形成多个单元栅图案，其每一个都具有在半导体衬底上方的第一部分和第二部分，该半导体衬底包括第一单元栅图案、与第一单元栅图案相邻的第二单元栅图案、与第二单元栅图案相邻的第三单元栅图案以及与第三单元栅图案相邻的第四单元栅图案；以及之后形成间隔层，其形成在单元栅图案的第一部分的侧壁上。根据实施方式，第二单元栅图案和第三单元栅图案的第一部分能够以第一距离相互分开，第二单元栅图案和第三单元栅图案的第二部分能够以小于第一距离的第二距离相互分开，第一单元栅图案和第二单元栅图案的第一部分能够以等于或小于第一距离中的至少一种情况的第三距离相互分开，且第一单元栅图案和第二单元栅图案的第二部分以大于第二距离的第四距离相互分开。

附图说明