[实用新型]等离子平板显示器驱动芯片结构

说明书

技术领域

本实用新型涉及一种等离子平板显示器(PDP)驱动芯片结构及其制备方法，适用于等离子平板显示器列选址驱动芯片和等离子平板显示器行扫描驱动芯片。

背景技术

等离子平板显示器驱动芯片是由低压逻辑控制实现高压输出。随着显示屏技术和驱动技术的不断提高，等离子平板显示器驱动芯片具有以下的发展趋势：列选址驱动芯片的工作频率不断提高，集成度不断提高；行扫描驱动芯片的工作电压不断提高，集成度也不断提高。目前常用的等离子平板显示器驱动芯片结构及制备方法包括：(1)外延工艺结构，集成高压nVDMOS、高压pLDMOS和低压CMOS，采用深结隔离；(2)SOI工艺结构，集成高压nLDMOS、高压pLDMOS和低压CMOS，采用深槽填充二氧化硅的方式隔离；(3)体硅工艺结构，集成高压nLDMOS、高压pLDMOS和低压CMOS，通过器件PN结自隔离。其中第三种工艺受到器件自身耐压以及隔离结构限制，不适合100V以上行扫描驱动芯片。前两种工艺虽然都适用于行扫描驱动芯片和列寻址驱动芯片，但是两种工艺也都有各自的缺点：外延工艺结构隔离结构面积太大，芯片用于隔离的面积超过20％；而SOI工艺结构，虽然隔离面积小，低于芯片面积的5％，但是满足要求的SOI材料(外延7um以上)成本将是外延材料的几倍，并且国内制造能力严重不足。

发明内容

本实用新型提供一种等离子平板显示器驱动芯片结构，适用于离子平板显示器列选址驱动芯片和离子平板显示器行扫描驱动芯片，所述芯片结构能够提高隔离性能并有助于降低成本，所述方法能够兼容标准低压外延CMOS的制造工艺并且有可靠性高的优点。

本实用新型所述的等离子平板显示的驱动芯片结构的技术方案如下：

本实用新型所述驱动芯片结构制备方法的技术方案如下：包括P型衬底，在P型衬底上设有N型外延层，在N型外延层上设有高压-P型横向金属氧化物半导体管、高压-N型横向金属氧化物半导体管及低压-互补型横向金属氧化物半导体管，在P型衬底与N型外延层之间设有N型重掺杂埋层且高压-P型横向金属氧化物半导体管、高压-N型横向金属氧化物半导体管及低压-互补型横向金属氧化物半导体管位于N型重掺杂埋层的上方，在高压-P型横向金属氧化物半导体管与高压-N型横向金属氧化物半导体管之间设有第一沟槽，在高压-N型横向金属氧化物半导体管与低压-互补型横向金属氧化物半导体管之间设有第二沟槽，在第一沟槽及第二沟槽内填充有二氧化硅，所述的第一沟槽及第二沟槽始自P型衬底、穿过延伸N型重掺杂埋层、进入N型外延层并止于上述半导体管的氧化层。

在高压-P型横向金属氧化物半导体管的外测设有第三沟槽，在第三沟槽内填充有二氧化硅，所述第三沟槽始自P型衬底，并穿过延伸N型重掺杂埋层至上述半导体管的氧化层。

在低压-互补型横向金属氧化物半导体管的外侧设有第四沟槽，在第四沟槽内填充有二氧化硅，所述第四沟槽始自P型衬底，并穿过延伸N型埋层至上述半导体管的氧化层。

在第一沟槽、第二沟槽、第三沟槽或第四沟槽中填充的二氧化硅设有多晶硅层。

与现有技术相比，本实用新型具有如下优点：

(1)本实用新型结构，基于外延材料，材料成本上与SOI相比具有较大优势，并且国内外延技术比较成熟。

(2)本实用新型采用深槽隔离，隔离结构的抗闩锁性能较好，同时隔离结构的面积较小，隔离面积与SOI工艺结构接近，隔离面积低于芯片总面积的5％。

(3)本实用新型的外延埋层不需要光刻，而是直接普注得到，将会避免工艺制造过程中由于对位带来的问题。

(4)本实用新型将高压P型横向MOS管和高压N型横向MOS管组成高压CMOS器件结构，采用CMOS工艺方法制作，并且先制备高压部分所特有结构，然后再制备低压及低压与高压部分共有的结构，鉴于低压器件部分制备在后，高压器件部分的制备在先，故不会对低压MOS管产生影响，所以，本实用新型的高压器件结构的制备方法能够兼容标准低压外延CMOS的制造工艺并且有可靠性高的优点。

附图说明

图1是本实用新型实施例的结构示意图。

具体实施方式

实施例1