[实用新型]一种基于32位微控制器的控制局域网转接模块有效
申请号: | 200720046811.0 | 申请日: | 2007-09-21 |
公开(公告)号: | CN201114108Y | 公开(公告)日: | 2008-09-10 |
发明(设计)人: | 冯伟江;刘俊;李兵;王永生;黄健;杨晓松 | 申请(专利权)人: | 江苏金智科技股份有限公司 |
主分类号: | H04L12/02 | 分类号: | H04L12/02;H04L29/10 |
代理公司: | 南京经纬专利商标代理有限公司 | 代理人: | 叶连生 |
地址: | 211100江苏省南京*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 32 控制器 控制 局域网 转接 模块 | ||
技术领域
本实用新型涉及电厂ECS(电气控制系统)或变电站综合自动化系统中的CAN(控制局域网)转接模块,特别是用于通信管理机中基于32位微控制器的控制局域网转接模块。
背景技术
当前,在电厂ECS系统或变电站综合自动化系统中,CAN网络已经得到了广泛的应用,因而CAN接口模块的使用较为普遍。市面上较为常见的CAN接口模块可以分为两大类:一类是非智能模块,即模块本身没有微控制器(MCU),通过必要的连接方式与其它MCU相连,从而实现其控制;另一类是智能接口模块,即接口模块本身带有MCU,具有数据处理能力,还能实现其他功能,也可以通过其它方式与主控MCU实现通信,不占用主控MCU资源。
在通信管理机的应用中,要求用到多个串行通信端口和以太网通信端口。很多种类的扩展通信模块本身没有CPU(中央控制器)控制,属于非智能模块通信模块,通信管理机中的主CPU必须通过总线的访问来控制这些扩展模块,但是当系统要求更多的串行通信及以太网通信端口时,就加大了对通信管理机主控CPU资源的需求,例如常见的通过PC104的ISA(工业标准结构)总线进行扩展的方式,受ISA总线固有的中断等资源的限制,这种ISA总线扩展式的应用程度已接近饱和。
相比之下,智能型控制局域网CAN转接模块多用于要求多通信端口的应用场合,然而常见的此类模块的技术方案大部分是采用8位或16位单片机加之扩展CAN专用控制芯片。此类微控制器多数本身具有地址数据分时复用功能,容易实现与CAN控制芯片的接口,但由于这些MCU的工作频率较低,所以使系统的通讯效率受到了限制;而对于个别采用32位微控制器的接口模块,由于其地址和数据为并行总线,加之受CAN控制芯片限制,多数采用总线多次读写控制,即采用多条指令完成一次完整CAN控制芯片读写的控制方式,影响了对CAN控制芯片的读写效率,进而降低了整个系统的通讯速率。特别是对于采用32位微控制器的接口模块,微控制器的工作电压一般为3.3V,而常用的CAN控制芯片一般为5V,所以存在电平匹配的问题,常见采用增加专用电平转换芯片的方法,但增加了PCB(印制电路板)面积,同时也增加了产品的成本。
发明内容
技术问题:本实用新型的目的在于提供一种基于32位微控制器的控制局域网转接模块,使用基于ARM(高级精简指令集微处理器)内核的32位微控制器来实现数据的处理,提高整个系统的处理速度。
本实用新型的另一目的在于通过32位微控制器来提供4路串行通信与以太网通信端口的扩展,快速的实现CAN网络数据与串行通信网络之间,以及CAN网络数据与以太网通信网络的数据交换。
本实用新型的又一目的在于提供通过CPLD(复杂可编程逻辑器件)完成CAN接口电平转换控制、信号转换桥控制及时序控制等功能,使32位微控制器的单一指令即可完成对CAN控制芯片的一次完整的读或写操作,提高了CAN接口的读写效率,继而提高通信管理机内部CAN网络的通信速率。
技术方案:本实用新型的上述目的是这样实现的:基于32位微控制器的控制局域网转接模块包括32位微控制器最小系统控制电路、以太网通信控制电路、串行通信控制电路、复杂可编程逻辑器件CPLD控制电路、CAN控制及接口电路;其中,32位微控制器最小系统控制电路的串行通信接口分别与串行通信控制电路中的串行通信接口相接,32位微控制器最小系统控制电路的以太网通信口与以太网通信控制电路相接,32位微控制器最小系统控制电路通过地址、数据、控制总线与复杂可编程逻辑器件CPLD控制电路相接,复杂可编程逻辑器件CPLD控制电路通过地址、数据、控制总线与CAN控制及接口电路相接,CAN控制及接口电路的出口接外部的CAN通讯网络。
32位微控制器最小系统控制电路主要由基于ARM内核的32位微控制器、FLASH存储器、SDRAM存储器、复位控制电路、电源供给电路及其相应配套的电阻电容器件组成;基于ARM内核的32位微控制器的数据总线与FLASH存储器的数据线互连,基于ARM内核的32位微控制器的地址和控制信号的输出端与FLASH存储器的地址和控制信号输入端相连;基于ARM内核的32位微控制器的数据总线与SDRAM存储器的数据互连,基于ARM内核的32位微控制器的地址和控制信号的输出端与SDRAM存储器的地址和控制信号输入端相连;复位控制电路的输出端接至基于ARM内核的32位微控制器的复位输入端,复位电路的触发端与按键及复杂可编程逻辑器件相连,实现手动复位及系统上电自动复位。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏金智科技股份有限公司,未经江苏金智科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200720046811.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:垂直振动感应开关
- 下一篇:基于以太网的大容量多路数字音频网络终端