[实用新型]高性能、高集成度DC/DC升压器

权利要求书

1.一种高性能、高集成度DC/DC升压器，其特征在于包括：一个时钟产生电路(1)、一个不重叠时钟信号产生电路(2)和一个开关型升压电路(3)；时钟产生电路(1)输入端接入整个升压器的启动信号Start，时钟产生电路(1)的输出端连接不重叠时钟信号产生电路(2)的输入端，不重叠时钟信号产生电路(2)的两路输出端分别连接开关型升压电路(3)的两路控制端，输入电压Vin连接开关型升压电路(3)的输入端，开关型升压电路(3)的输出端为输出电压Vout；

时钟产生电路(1)的输出信号为CLK，不重叠时钟信号产生电路(2)将CLK信号转变为两相互补不重叠的时钟信号CLK1、CLK2

开关型升压电路(3)为不重叠时钟信号控制的开关型升压器，它在两相不重叠时钟信号控制下将输入电压Vin升压为Vout，输出所需升压电压值和电流。

2.根据权利要求1所述的高性能、高集成度DC/DC升压器，其特征在于所述的时钟产生电路(1)包括一个二输入与非门L1和首尾相连的偶数个反相器(4)，时钟产生电路(1)的启动信号Start接二输入与非门L1的一输入端，二输入与非门L1的输出端接第一级反相器的输入端，最后一级反相器的输出端接二输入与非门L1的另一输入端，该端即为时钟产生电路产生的一相时钟信号CLK的输出端；每一级反相器(4)的输出端以及二输入与非门L1的输出端都连接有一负载电容Cd，负载电容Cd的另一端接地。

3.根据权利要求1所述的高性能、高集成度DC/DC升压器，其特征在于所述的不重叠时钟信号产生电路(2)包括两个二输入与非门L2、L3和2n+1个反相器(5)，所述的时钟产生电路(1)产生的时钟信号一路接二输入与非门L2的一输入端，另一路经一反相器(5)接二输入与非门L3的一输入端，两个二输入与非门L2、L3的输出端分别接n个反相器(5)的串联电路，组成两个n级反相器(6)，两个第n级反相器(5)的输出信号分别为CLK1、CLK2，CLK1再与L3的另一输入端相连，CLK2再与L2的另一输入端相连，CLK1、CLK2即为不重叠时钟信号产生电路(2)的两个不重叠时钟信号输出。

4.根据权利要求3所述的高性能、高集成度DC/DC升压器，其特征在于所述的n级反相器(6)的管子尺寸以等比方式逐级增大。

5.根据权利要求3所述的高性能、高集成度DC/DC升压器，其特征在于所述的n等于4。

6.根据权利要求1所述的高性能、高集成度DC/DC升压器，其特征在于所述的开关型升压电路(3)包括由三个PMOS管M1、M2、M3和一个NMOS管M4组成的四路开关，M1的源极与M2的漏极相连并与电容Cs的一端相连，M3的源极与M4的漏极相连并与电容Cs的另一端相连，M1、M2、M3的衬底分别接金属电容C1、C2、C3的正极，金属电容C1、C2、C3的负极以及M1、M3的漏极均与输入电压Vin相连，M2、M4的源极间连接有电容CL和电阻RL的并联电路，且M4的源极接地，M1的栅极接所述的不重叠时钟信号产生电路(2)的一相时钟信号，M2、M3、M4的栅极都接所述的不重叠时钟信号产生电路(2)的另一相时钟信号，M2的源极即为所述的开关型升压电路(3)的电压输出端Vout。