[实用新型]高性能、高集成度DC/DC升压器

说明书

技术领域

本实用新型属于电子技术的电源管理领域，涉及一种升压器，尤其涉及一种高性能、高集成度DC/DC升压器。

背景技术

电源是电子设备的重要组成部分，其质量直接影响电子设备的可靠性。现代的高密度、低功耗集成电路追求低电源电压已是集成系统的发展趋势，尤其手提式或便携式电子产品，如随身听、CD播放器、MP3播放器等，普遍采用1.5V或3V电池供电，但此类电子设备的核心处理芯片，如MPU、DSP等器件，大都仍采用3.3V或3V或2.7V电压的电池供电，必须通过DC/DC转换电路来转换为工作电压，而电池的能耗又会随着使用时间增长，使输入电压不断降低，造成芯片不能正常工作，因此需采用升压器对输入电压进行升压处理。而且，电池供电的便携设备，如手持仪表、移动通讯、微处理器系统、医疗仪器和个人数字处理(PDA)等，对升压器的体积、重量和功耗等性能都有很高的要求。升压器属于电源模块，为整个设备的芯片提供供电，故要求该模块独立于其他非电源模块，无论是时钟还是电源都与其他模块不能公用。

现有技术的电池供电模块可分为DC/DC电荷泵式和电感式两种升压器(又称电压调节器)。电感式开关电压调节器采用电感器储存能量，对于低功耗集成电路系统，存在下列缺陷：①电源噪声大和开关辐射噪声大；②储存能量的电感无法内部集成，需外接，相应要额外的去耦、特殊地线、屏蔽等处理电路；③需要板极空间更大，这些都导致电路集成度变差、安装成本提高。电荷泵式升压器采用电容器储存能量，公知的Dickson DC/DC电荷泵式升压器电路原理图如图1所示，它包括一个输入层、4个拉升层、一个输出层，还需外接一个时钟晶振提供两相不重叠的互补时钟(Φ、-Φ)，每一拉升层都有一个NMOS开关管和一个外接的电荷储存电容。它的电压由于顺序层层拉升而存在下列缺陷：①受上一拉升层开关管起始电压的影响，限制了每一拉升层的最大电压增益；②每一拉升层开关管的漏极和栅极相连而工作于饱和区，会产生基体效应而降低升压器的效率；③升压器电路结构复杂、电路集成度差、安装成本高、电路独立性差。

发明内容

本实用新型主要解决目前的升压器电路结构复杂、电路集成度差、安装成本高、电路独立性差、升压效率低的技术问题。提供一种电路结构简单、电路集成度高、安装成本低、电路独立性好、升压效率高的高性能、高集成度DC/DC升压器。

本实用新型的上述技术问题主要是通过下述技术方案得以解决的：本实用新型包括一个时钟产生电路、一个不重叠时钟信号产生电路和一个开关型升压电路；时钟产生电路输入端接入整个升压器的启动信号Start，时钟产生电路的输出端连接不重叠时钟信号产生电路的输入端，不重叠时钟信号产生电路的两路输出端分别连接开关型升压电路的两路控制端，输入电压Vin连接开关型升压电路的输入端，开关型升压电路的输出端为输出电压Vout；时钟产生电路的输出信号为CLK，不重叠时钟信号产生电路将CLK信号转变为两相互补不重叠的时钟信号CLK1、CLK2；开关型升压电路为不重叠时钟信号控制的开关型升压器，它在两相不重叠时钟信号控制下将输入电压Vin升压为Vout，输出所需升压电压值和电流。时钟产生电路设计在升压器内部，节约时钟晶振，减少外接电路，从而降低成本，提高整个升压器的电路独立性。这种升压器电路结构简单，集成度高，升压效率好。满足电池供电的便携设备体积小、重量轻、功耗低的高性能要求。

作为优选，所述的时钟产生电路包括一个二输入与非门L1和首尾相连的偶数个反相器，时钟产生电路的启动信号接二输入与非门L1的一输入端，二输入与非门L1的输出端接第一级反相器的输入端，最后一级反相器的输出端接二输入与非门L1的另一输入端，该端即为时钟产生电路产生的一相时钟信号CLK的输出端；每一级反相器的输出端和二输入与非门L1的输出端都连接有一负载电容Cd，负载电容Cd的另一端接地。时钟产生电路的启动信号是一上升延阶跃信号。二输入与非门和首尾相连的偶数个反相器构成一闭环式的环型振荡链路。各负载电容用来加大每一级信号输出的延迟时间，确保最后输出的时钟频率信号CLK达到所期望的时钟频率，该时钟频率决定于反相器的数目和负载电容的电容大小。